数字钟---课程设计任务书.doc

齐鲁理工学院 课程设计任务书 课 程 名 称 数字电子技术 二 级 学 院 机电工程学院 专 业自动化一班、通信工程一班和二班 班 级 2013级 起 止 日 期 6月8至6月21 指 导 教 师 1．课程设计应达到的目的 加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。 通过具体数字电路模型，掌握一种常用电子电路仿真的软件，使学生能利用所学理论知识完成实际电路的设计、仿真和制作。 掌握数字钟的基本知识，为设计奠定好理论基础 学会Multisim2001的基本内容，并且会利用其设计数字电路。 2．课程设计题目及要求 设计题目一：数字钟的设计及仿真 设计要求： 能够实现设计任务的基本功能。 依据要求运用数字电子技术的理论设计、制定实验方案，并论证方案。 3.学习电路仿真过程，绘制电路图，进行基本的仿真试验对设计的电路进行性能分析。 4.撰写课程设计论文要求符合模板的相关要求，字数要求3000字以上。 3．课程设计任务及工作量的要求〔包括课程设计计算说明书、图纸、实物样品等要求〕 一、设计任务 1、设计一数字钟电路，时计数器采用二十四进制，秒和分计数器采用六十进制； 2、掌握利用555多谐振荡器产生1kHZ的信号的电路；并利用分频器电路产生秒脉冲信号； 3、设计校时电路部分； 4、编写任务报告。 二、设计过程及原理 1、数字钟电路总体构架 数字钟可以划分为脉冲信号源电路、分频器电路、校时电路、计数器电路以及译码显示电路五部分。 2、总体设计思路 首先，利用555多谐振荡器产生1KHZ的信号，送入分频器分频，得到1HZ的脉冲信号。然后，将这个脉冲信号送入秒计时器开始计时，计时结果由秒显示译码器显示。每计到60秒时向分计时器发送分脉冲信号，启动分计时器计时，计时结果由分显示译码器显示。接着，在分计时器每计到60时又向时计时器发送时脉冲信号，启动时计时器计时。时计时器由24进制计数器构成，累计到24清零重新开始新一轮的计数。另外，计时出现误差时利用校时控制电路实现快速校准。 3、数字钟的工作原理 （1）脉冲信号源电路 秒脉冲信号的产生由555多谐振荡器实现，它是一种自激振荡器，在外加了电阻和电容，并提供给它5V的直流电源后即可产生两个交替变化的暂稳态，输出一定频率的连续的矩形脉冲信号。 （2）分频器 分频器的在本设计电路中的作用之一是将1KHz的矩形波信号分频，产生1Hz的秒脉冲信号。作用之二则是提供校时电路所需信号。在该模块中，3块74160芯片按图所示接成10进制计数器，1KHz的信号输入每经过一级，输出信号的频率变为原来的十分之一，这样，经过三级分频后得到1Hz的脉冲信号。 （3）计数器计时电路 秒计数器和分计数器都采用74160芯片接成60进制计数器，时计数器采用74160 芯片接成24进制计数器。 （4）校时电路 校时电路由两个相同的模块构成，分别校正时和分，下面以校正时的校时电路为例来阐述它的电路原理。它主要是由7451与或非门和74LS375四位双稳态锁存器两部分组成的控制电路。开关S1合到1端时，74LS375置1，时脉冲信号通过7451N与或非控制门电路，而秒脉冲信号此时不可通过，数字钟正常工作；开关S1和到2端时，74LS375置0，此时秒脉冲信号通过7451N与或非控制门电路，而正常计时的时脉冲信号却不能通过，这样一来，时计数器成为秒计数器实现快速校准。 （5）将以上各模块连接起来后完整的数字钟电路如下图所示。 4．主要参考文献 1、康华光编著，数字电子技术，高等教育出版社，2009年 2、杨志忠编著，电子技术课程设计，机械工业出版社，2008年 3、陈明义编著，电子技术课程设计实用教程，中南大学出版社，2006年 5．课程设计进度安排 起 止 日 期 工 作 内 容 2015年6月8日－6月21日 6月8日－6月10日 6月11日－6月14日 6月15日－6月19日 6月20日－6月21日 题目分析，查阅资料与方案选择 电路设计 原理图的绘制与电路仿真 撰写设计报告 6．成绩考核办法 根据学生在实习中的表现、实习报告的质量，以及各项目实习老师给予的实习鉴定综合考核评分，按按优秀、良好、中等、及格和不及格五级计