讲座四：信号完整性分析.pptVIP

信号完整性分析 随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡，印制电路板的走线和板层特性对系统电气性能的影响也越发重要。 对于低频设计，走线和板层的影响可以不考虑。而当频率超过50MHz时，互连关系必须以传输线考虑，在评定系统性能时也应考虑印制电路板板材的电参数。因此，高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性(信号质量)问题。信号完整性已经成为高速数字PCB设计必须关心的问题之一。 4．1 信号完整性概述 信号完整性(Signal Integrity，S1)是指在信号线上的信号质量，是信号在电路中能以正确的时序和电压做出响应的能力。信号具有良好的信号完整性，是指在需要的时候必须达到的电压电平数值。当电路中信号能以要求的时序、持续时间和电压幅度到达IC时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。像误触发、阻尼振荡、过冲、欠冲等信号完整性问题会造成时钟间歇振荡和数据出错。 源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。如果负载阻抗小于源阻抗，反射电压为负；反之，如果负载阻抗大于源阻抗，反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化，均会导致此类反射。 上述信号完整性问题还会影响那些本身没有信号完整性问题的信号线。由于PCB上的任何两个器件或导线之间都存在互容和互感，当一个器件或一根导线上的信号发生变化时，其变化会通过互容和互感影响其他器件或导线，即串扰。串扰的强度取决于器件及导线的几何尺寸和相互距离。 信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声(SS0)和电磁兼容性(EMl)。信号完整性(S1)问题解决得越早，设计的效率就越高，从而可避免在电路板设计完成之后才增加端接器件。 4．2影响信号完整性的主要因素 PCB上的信号传输速率越来越高，PCB走线已经表现出传输线的性质。在集总电路中视为短路线的连线上，在同一时刻的不同位置的电流电压已经不同，所以集总参数在这时已经不起作用了，必须采用分布参数传输线理论来处理。 通常，影响信号完整性的主要因素有： 1．信号时延 对于高频信号，传输时延应该是电路设计者考虑的最基本的问题之一。 2．反射 反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。只有源端与负载端具有匹配的阻抗，才不会有反射。 3．地弹 在电路中有大的电流涌动时，会引起地平面反弹噪声，简称为地弹。如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面(电压为零)上产生电压的波动和变化，这个噪声会影响其它元器件的动作。 4．串扰 串扰是PCB设计中的重要方面之一，在设计的任一环节都要考虑。串扰是指走线、导线、电缆束、元件及任意其他易受电磁场干扰的电子元器件之间出现的不希望有的电磁耦合。串扰是由网络中的电流和电压产生，类似于天线耦合。当耦合出现时，可以观察到近场效应。 5．谐振 所谓谐振是电磁场在PCB／MCM物理结构内部的传输、在金属板边的反射，是物理结构的自身振荡。 6．EMC／EMI EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。EMI的原因是电路工作频率太高以及布局布线不合理。 7．PCB层设置、PCB材料影响传输线特性阻抗等，线宽、线长、线间距在高速、高密度ＰCB设计中的影响，阻抗匹配、负载及拓扑结构的影响。 8．温度、工艺等对设计参数的影响。 ４．３信号完整性分析模型 印制电路板设计的S1分析模型 1．SPICE模型 2．IBIS模型 3．IMIC模型 4．Verilog-AMS模型和VHDL-AMS模型 4．4信号完整性设计 在一个已有的PCB工分析和发现信号完整性问题是一件非常困难的事情，即使找到了问题所在，在一个已成形的板上实施有效的解决办法也会花费大量时间和费用。那么，我们就期望能够在物理设计完成之前查找、发现并在电路设计过程中消除或减小信号完整性问题，这就是EDA工具需要完成的任务。 新一代的EDA信号完整性工具主要包括布线前／布线后S1分析工具和系统级SI工具等。使用布线前S1分析工具可以根据设计对信号完整性与时序的要求在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关键线网的端接策略。