1计算机硬件基础知识专题.pptVIP

主存储器容量扩充 横向拼接芯片扩充容量 纵向拼接芯片扩充容量 * 8 x 4bit芯片有８个地址，每个地址占４bit 每个地址传输内容用４位 8 x ８bit芯片有８个地址，每个地址占８bit 每个地址传输内容用８位 16 x 4bit芯片有16个地址，每个地址占4bit 每个地址传输内容用4位 主存储器编址 若某计算机内在按字节编址，内存地址从44000Ｈ到6BFFFH，共有160K；若采用16K x 4bit的芯片，构成该内存共需20片。 因为内存从44000Ｈ到6BFFFH，则其拥有的字节数为： 6BFFFH – 44000H+1 =6C000H – 44000H =40X163=40X(24)3=40X(2) 12 =40X(2) 10x(2)2=160K (160K/16K) X (8/4bit)=20 * 存储器容量的扩充 1、字长位数扩展 给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。 d =?设计要求的存储器容量?/?选择芯片存储器容量 【例】利用1M×4b的SRAM芯片，设计一个存储容量为1M×8b的SRAM存储器。解：?所需芯片数：d=（1M×8） / （1M×4）=2(片)设计的存储器字长为8位，存储器容量不变。 * 存储器容量的扩充 2、字存储容量扩展 给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。 所需芯片数 d=设计要求的存储器容量/选择芯片存储器容量 【例】利用1M×8位的DRAM芯片设计2M×8位的DRAM存储器。解：?所需芯片数：d=（2M×8） / （1M×8）=2(片) * Cache存储器 高速缓冲存储器Cache，能以极高的速度进行数据的访问，但价格高。 在cpu和主存间设置小容量的Cache，解决cpu与主存间速度极不匹配的问题。 采用优化调度算法，把主存中访问概率高的内容复制到Cache中。 为了把信息放到Cache中，必须应用某种函数把地址映像到Cache中定位，称为地址映像。而将主存地址换成Cache地址，称作地址变换。 地址映像方法： 直接映像 全相联映像 级相联映像 * Cache内容替换算法 先进先出算法ＦＩＦＯ 按调入cache的先后决定淘汰的顺序，在需要更新时，将最先进入cache的块作为被替换的块。 近期最少使用算法ＬＲＵ 把CPU近期最少使用的块作为被替换的块 * 历年试题 2005 P1 7、8、9 P32 2、3、8、9、10、11 2006 P72 19、20、21 P109 19、21、22 2007 P146 19、20、21、22 P184 7、9、19、20 2008 P219 6、9、19、20 P255 19、21、22 2009 P288 6、9、19、20 P322 7、8、9、22 * 历年试题 2005 P2 11、12、13、14、16、17 P39 58、59 2006 P P107 8、20 2007 P144 7、8、9 P 2008 P221 19、20 P254 8、20 2009 P289 7、10、11 P322 8、10、11 * * 按字节编址，指一个存储单元占用８位 按字编址，指一个存储单元占用１６位 * 计算机硬件基础知识专题 * 专题内容细分 * 数据及其转换 十进制 基数为０——９　位权为１０ Eg: 51D= 5x101+1x100 二进制 基数为０——１　位权为２ Eg:101B= (1x22+0x21+1x20 ) D 十六进制 基数为０——９　Ａ——Ｆ　位权为16 Eg:1f H= (1x161+fx160=31)D 8421码 用四位二进制数表示十进制数 Eg:23Ｄ= * 数制间的转换 十进制 二进制 十六进制 0 0000 0 1 0001 1 2 0010 2 3 0011 3 4 0100 4 5 0101 5 6 0110 6 7 0111 7 8 1000 8 9 1001 9 10 1010 Ａ 11 1011 Ｂ 12 1100 Ｃ 13 1101 Ｄ 14 1110 Ｅ 15 1111 Ｆ * 数据编码方式 机器数：一个数值数据的机内表示形式。 真值：一个机器数所代表的数值。 0代表正数 1代表负数 数据的编码方法： 原码 反码 补码 移码 正数的原码与反码、补码相同。 * 数据编码 Eg: -56D 上面的规则适用于负数 正数的原码与反码、补码相同。 [+0]补＝[-0]补 唯一的 * 原码 [-56Ｄ]原反码 [