- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Virtuoso软件的使用技巧 主要内容 1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 Cadence公司的Virtuoso是一个适用于高级模拟、混合信号、射频和定制数字设计的定制设计平台, 并可以提供深亚微米(45nm)的数字元件特性验证. Virtuoso的主要功能有: 1、绘制电路图 2、绘制版图 3、模拟电路的仿真分析(specture) Virtuoso其他功能:Verilog-Editor、 VerilogA-Editor、 VHDL-Editor、 VHDLAMS-Editor、 Graphics-Editor、Text-Editor 主要内容 1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 Exceed Broadcast →选择用户 设置环境变量:setenv DISPLAY IP:0 打开icfb Tools →Library Manager 新建库: File→New →Library File→New →Cell View Tool:Composer-Schematic 主要内容 1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 添加元件 修改元件属性 每次重新打开电路图都要进行设置。 连线需要注意:1、规则 2、快捷 Check and save 添加管脚需要注意:1、命名 2、方向 Make a symbol:Design →Create Cellview →From Pin List 管脚命名必须与电路图中一致 调用生成的模块 常用的快捷键 i (instance):插入元件 f (full screen):全屏幕 w (wire) :连线 p (pin):加管脚 q (quality):编辑属性 e:进入下一层模块 ctrl+e:返回上一层模块 [ : 缩小两倍 ] :放大两倍 主要内容 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 仿真环境:Tools →Analog Environment 添加库文件:Setup →Model Libraries Browse →Add 设定仿真参数:Analyses →Choose 节点电流:Outputs →To Be Saved Select On Schematic 保存仿真参数:Session → Save state netlist and run 与run simulation → Output log 瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态…… 仿真结果的测量 主要内容 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 必须确保绘制版图需要的工艺文件与版图所在的库是在同一个目录下的 Options→Display →Minor spacing LSW AV (all visible) ;NV (non visible) ; AS (all selectable) ;NS (non selectable) 。 常用的快捷键 r:绘制长方形 c:copy F4:part/full s:stretch o:添加contact或via i:调用模块 q:修改属性 k:尺 shift+k:取消所有尺 l:加label x/shift+x:进入底层模块 shift+b:返回顶层模块 shift+z :缩小一半 ctrl+z:增大两倍 p:path shift+c:chop F3:改变操作属性 shift+f:显示具体层 ctrl+f:显示模块 u:undo 主要内容 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 版图的设计错误可以分成两类: 违反几何设计规则的错误——检查工具DRC(Design Rules Check)。 版图与原理图一致性的错误——检查工具LVS(Layout versus Schematic)。 Calibre →Run DRC Rules →Run DRC 查找错误 LVS(Layout vs.
文档评论(0)