MSP430F2XX中文手册(加了标签)4.基础时钟模块+.pdfVIP

控设计网 www.M MSP430F2 系列16 位超低功耗单片机模块原理 第4 章 Basic Clock + 基础时钟模块+ 版本: 1.4 日期: 2007.6. 原文: TI MSP430x2xxfamily.pdf 翻译: 张超 哈尔滨理工大学 编辑: DC 微控技术论坛版主 注：以下文章是翻译TI MSP430x2xxfamily.pdf 文件中的部分内容。由于我们翻译水平有限，有 整理过程中难免有所不足或错误；所以以下内容只供参考.一切以原文为准。 详情请密切留意微控技术论坛。 第四章 基础时钟模块+ Page 1 of 12 MSP430 F2 系列超低功耗单片机模块原理 第4 章 基础时钟模块+ 控设计网 www.M 4.1 基础时钟模块+介绍 基础时钟模块+支持低系统消耗和超低功耗。采用三种片内时钟信号，用户可以选择合适 的性能和低功耗。基础时钟模块只需接一个外部电阻、一个或两个外部晶体、或者用振荡器， 通过软件控制。 基础时钟模块+有4 个时钟源： LFXT1CLK ：由低频时钟晶体或外接 32768Hz 时钟源产生的低频/高频振荡器或由标准晶 体、振荡器，或外部400KHz～16MHz 的外部时钟源提供。 XT2CLK ：可供选择的高频振荡器，由标准晶体、振荡器，或外部 400KHz～16MHz 的外 部时钟源提供。 DCOCLK：片内可数字控制的振荡器。 VLOCLK：片内超低功耗、12KHz 的低频振荡器。 基础时钟模块可提供的三种时钟信号： ACLK：辅助时钟。ACLK 由软件选择来自LFXT1CLK 和VLOCLK 之一的时钟信号。ACLK 经1，2 ，4，8 分频后得到。ACLK 可由软件选作各个外围模块。 MCLK：主时钟。MCLK 由软件选择来自LFXT1CLK，VLOCLK，XT2CLK （如果片内提 供），DCOCLK 之一的时钟信号。MCLK 由1，2 ，4 ，8 分频得到。MCLK 用于CPU 和 统。 SMCLK ：子系统时钟。SMCLK 由软件选择来自LFXT1CLK，VLOCLK，XT2CLK （片内 提供），DCOCLK 之一的时钟信号。SMCLK 由1，2 ，4 ，8 分频得到。SMCLK 可由软件选作 各个外围模块。 基础时钟模块的方框图如图4 －1 所示。 Page 2 of 12 MSP430 F2 系列超低功耗单片机模块原理 第4 章 基础时钟模块+ 控设计网 www.M 图4 －1 基础时钟模块＋方框图 注：个别特殊的时钟并不是所有的MSP430x2xx 系列器件都具有一样的时钟特性。如 MSP430x20xx：LFXT1 不支持高频模式，没有XT2 ，不支持晶体振荡器。MSP430x21xx： 没有内部低功耗/低频振荡器，没有XT2 ，不支持晶体振荡器。MSP430x22xx：没有XT2 。 4.2 基础时钟模块＋的控制 在一次PUC 信号后，MCLK 和SMCLK 来自DCOCLK 的1.1MHz，ACLK 来自内部集成6pF 电容的 LFXT1CLK 的高频模式。 状态寄存器中的位SCG0, SCG1, OSCOFF,和 CPUOFF设定MSP430操作模式和使能或 禁止部分基础时钟模块＋。参见系统复位，中断和操作模式部分章节。DCOCTL， BCSCTL1， BCSCTL2和BCSCTL3控制基础时钟模块＋。 Page 3 of 12