- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于折叠集的低功耗测试.pdf
第27卷第 12期 计算机应用 Vo1.27No.12
2007年 12月 ComputerApplications Dee.2oo7
文章编号:1001—9081(2007)12—3l19一o3
基于折叠集 的低功耗测试
祝沈财 ,蒋翠云 ,梁华 国 ,叶益群 ,张 念
(1.合肥工业大学计算机与信息学院,合肥230009; 2.舍肥工业大学 理学院,合肥230009)
(zsc188zsc@sohu.con)
摘 要:提出了一种利用折叠计数器特点,基于完全测试集的低功耗测试方案。方案先用几个相
关性很好的折叠集测试电路中大部分的故障,然后直接翻转扫描单元中的数据得到剩余故障的测试
向量。在硬件上,采用一个地址计数器和随机访 问扫描 (RAS)结构相结合实现了并行的折叠控制。
与传统的混合测试模式相比,克服了伪随机测试阶段带来的功耗问题。实验结果表明,该方案能够有
效降低测试功耗和测试时间。
关键词:编码;低功耗 ;折叠计数器;折叠种子
中图分类号:TP391.76 文献标志码 :A
Lowerpowertestschemebasedonfoldingtestset
ZHUShen.cai,JIANG Cui.yun ,LIANGHuaguo,YEYi.qun,ZHANG Nian
(1.SchoolofComputerandInformation,HefeiUniversityofTechnology,HefeiAnhui230009,China;
2.SchoolofScience,HefeiUniversityofTechnoolgy,HefeiAnhui230009,China)
Abstract:Afulldeterministiclow powertestschemebasedonthefeatureoffoldingcounterwaspresented.Firstly,
severalfoldingtestsetswereusedtodetectmostofthepo tential faultsandthenthedatainscna cellswasinvertedtogenerate
thetestpatternsfortheotherfaults.AnaddresscounterandRnadomAccessScan(RAS)werecombinedtoimplementa
parallelfoldingcontroller.Comparedwith thetraditional mixedmodetest,the testpowercausedbypseudo-random test
patternswasdecreased.Experimental resultshowsthatthetotal testpowerna dtesttimecna begreatlyreduced、
Keywords:encode;low power;foldingcounter;foldingseed
较大。
0 引言
针对测试期间的功耗问题 ,本文提出了一种新的低功耗
随着集成电路系统复杂度的增加,特别是片上系统 SoC 测试方案。该方案充分利用了折叠集控制简单 ,向量间相关
(System。on.a.Chip)的出现,集成电路测试面临越来越多的挑 性高的优点,用几个折叠集取代伪随机测试 向量检测 电路中
战,测试期间的功耗问题就是其中之一。相关研究表明,芯片 大部分的故障,从而达到降低测试功耗的目的。根据测试数
在测试期间的功耗是正常运行时的3倍 j。这是因为正常工 据生成方式不同,本方案可以分成两个测试阶段。第一阶段:
作模
文档评论(0)