- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
09级多波形信号发生器开题报告【荐】.doc
南 京 理 工 大 学 紫 金 学 院
电子工程与光电技术系
毕业设计(论文)开题报告
学 生 姓 名: 陈辉辉 学 号: 090401215 专 业: 电子信息工程 设计(论文)题目: 基于FPGA的多波形信号发生器设计 指 导 教 师: 张晨
2012 年 12 月 28日
开题报告填写要求
1.开题报告(含“文献综述”)作为毕业设计(论文)答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下,由学生在毕业设计(论文)工作前期内完成,经指导教师签署意见及所在专业审查后生效;
2.开题报告内容必须用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式(可从教务处网页上下载)打印,禁止打印在其它纸上后剪贴,完成后应及时交给指导教师签署意见;
3.“文献综述”应按论文的格式成文,并直接书写(或打印)在本开题报告第一栏目内,学生写文献综述的参考文献应不少于15篇(不包括辞典、手册);
4.有关年月日等日期的填写,应当按照国标GB/T 7408—2005《数据元和交换格式、信息交换、日期和时间表示法》规定的要求,一律用阿拉伯数字书写。如“2007年3月15日”或“2007-03-15”。
毕 业 设 计(论 文)开 题 报 告
1.结合毕业设计(论文)课题情况,根据所查阅的文献资料,每人撰写
2000字左右的文献综述: 文 献 综 述
课题研究的背景及其意义
随着EDA技术的高速发展,电子系统的设计技术发生了深刻的变化,现场可编程门阵列FPGA的出现,给设计人员带来了诸多方便,使用其进行产品开发,成本低、周期短、可靠性高。本课题以FPGA芯片为核心,使用VHDL语言编写代码,实现多波形发生器设计。波形发生器是信号源的一种,主要给被测电路提供所需要的已知信号(各种波形),然后用其它仪表测量感兴趣的参数,信号源在各种实验应用和实验测试处理中应用非常广泛作,为激励源,仿真各种测试信号,以满足测量或各种实际需要。
二.信号发生器的发展和研究现状
传统的波形发生器多采用模拟电路或单片机或专用芯片,由于成本高或控制方式不灵活或波形种类少不能满足实际需求。 现有的波形信号发生器大都是利用单片机(CPU)为核心设计的,这使得电路控制比较方便,电路简单化、小型化。但同时也存在着许多不足,例如系统的可靠性通常不高,其主要原因是,以软件运行为核心的CPU的指令地址指针在外部干扰下,容易发生不可预测的变化,而使运行陷入非法循环中,使系统瘫痪。 EDA技术的出现,使得完全利用硬件实现波形信号发生器成为可能。例如状态机就是很好的选择,它的运行方式类似于CPU,但却有良好的可靠性和高速的性能。因为在外部干扰情况下,状态机的死机(进入非法状态)情况是可预测的,这包括非法状态的数量和进入状态的可测性,以及是否已进入的非法状态的可判断性。因为状态机的编码方式和数量是明确的,从而确保了恢复正常状态各种措施的绝对可行性。
三、FPGA技术的优势技术的优势技术的优势技术的优势
FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念,内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。FPGA的基本特点主要有:
(1) 采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。
(2) FPGA可做其它全定制或半定制ASIC电路的中试样片。
(3) FPGA内部有丰富的触发器和I/O引脚。
FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。
可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA是由存放在片内RAM中的程序来设置其工作状态的,因此,工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式,采用不同的编程方式。加电时,FPGA芯片将EPROM中数据读入片内编程RAM中,配置完成后,FPGA进入工作状态。掉电后,FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器,只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时,只需换一片EPROM即可。这样,同一片FPGA,不同的编程数据,可以产生不同的电路功能。因此,FPGA的使用非常灵活]7[。 FPGA有多种配置模式:并行主模式为一片FPGA加一片EPROM的方式;主从模式可以支持一片PROM编程多片FPGA;串行模式可
文档评论(0)