ARM920T处理器S3C2440A驱动RGB接口TFT LCD的研究.pdf

ARM920T处理器S3C2440A驱动RGB接口TFT LCD的研究.pdf

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
ARM920T处理器S3C2440A驱动RGB接口TFT LCD的研究.pdf

转--ARM920T 处理器S3C2440A 驱动RGB 接口TFT LCD 的研究 1 引言 随着科技的进步,TFT LCD 作为显示器件在各种嵌入式系统中得到越来越广泛的应用。 带触摸屏的TFT LCD 模组在系统应用中不仅能为人机界面提供高质量的画面显示,而且能 提供更直观、方便的交互性输入。TMT035DNAFWU1 是深圳天马微电子股份有限公司生产 的8.89 cm(3.5 in)TFT LCD 模组,该模组内置了LCD 驱动器,集成了四线电阻式触摸屏和 背光电路。S3C2440A 是三星公司设计的一款基于 ARM920T 内核的 32 位嵌入式 RISC(reduced instructions set computer)微处理器,它的最高工作频率可达533 MHz,内部集 成了通用的LCD 控制器、8 通道10 位ADC 和触摸屏接口,且具备高性能、低功耗的优点, 适用于智能手机、便携式媒体播放器、手持导航仪等领域。本文基于S3C2440A 嵌入式系统, 以TMT035DNAFWU1 为显示设备,设计了TFT LCD 驱动电路,并完成Linux 下驱动显示 效果的调试。 2 TFT LCD 接口时序 TMT035DNAFWU1 的显示分辨率为320 ×240 ,采用24 位数字RGB 接口,可以显示 16.7 M 颜色。 RGB 接口是为TFT LCD 模组提供高品质显示而设计的接口,该接口可以高速、低功耗 地完成动画显示,其中包含4 个重要的控制信号VSYNC 、HSYNC 、DCLK 和VDEN ,分 别用于帧、行、像素的数据传输。 图1 为TMT035DNAFWU1 模组RGB 接口时序示意图。 图1 RGB 接口时序图 3 S3C2440A LCD 控制器介绍 S3C2440A 内置的LCD 控制器能将显示在LCD 上的数据从系统内部的数据缓冲区通过 逻辑单元传送到外部的LCD 驱动器中。它可以支持不同分辨率的显示,如:640 ×480 、320 ×240 等,最大可支持24 位数据的 16.7 M 彩色TFT 模块,其控制器框图如图2 所示。 图2 S3C2440A LCD 控制器框图 3.1 控制总框图 LCD 控制器主要由REGBANK 、LCDCDMA 两大部分组成,用于产生必要的控制信号 和传输数据信号,如图2 所示。REGBANK 有17 个可编程寄存器组和256 ×16 的调色板存 储器,用来设定LCD 控制器。LCDCDMA 是一个专用的DMA(Direct Memory Access) ,自 动从帧存储器传输视频数据到LCD 控制器,视频数据可以不经CPU 处理直接显示在屏上。 TIMEGEN 由可编程逻辑器件组成,产生VFRAME/VSYNC 、VLINE/HSYNC 、VCLK/DCLK 、 VM/VDEN 信号等,以支持不同的 LCD 驱动器的接口时序和速率。LPC3600 与 LCC3600 是专用LCD 控制器,在此不做详细介绍。 3.2 TFT 控制器介绍 通过对REGBANK 寄存器组中的LCDCON1/2/3/4/5 进行配置,TIMEGEN 产生可编程 控制信号来支持不同类型的LCD 驱动器。 VSYNC 和HSYNC 脉冲与LCDCON2/3 的HOZVAL 和LINEVAL 设置相关,HOZVAL 和LINEVAL 的值由LCD 屏的分辨率决定,如下公式: HOZVAL=(Horizontal display size)-1 (1) LINEVAL=(Vertical display size)-1 (2) VCLK 的频率取决于LCDCON1 中CLKVAL 的设置,在LCDCON1 中配置,VCLK 和 CLKVAL 的关系如下(CLKVAL 的最小值是0) : VCLK(Hz)=HCLK/[(CLKVAL+1)×2] (3) HCLK 为S3C2440A 中PLL 时钟发生器产生的时钟信号。 VSYNC 的频率即为帧频,它与LCDCON1/2/3/4 均有关,计算公式如下: Frame Rate=1/{[(VSPW+1)+(VBPD+1)+(LINEVAL+ 1)+(VFPD+1)1×[(HSPW+1)+(HBPD+1)+(HFPD +1)+(HOZVAL+1)]×[2×(CLKVAL+1)/(

文档评论(0)

lizhencai0920 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6100124015000001

1亿VIP精品文档

相关文档