一种改进的适用于Sigma-Delta ADC的数字抽取滤波器.pdf

更多技术文章，论文请登录 第32 卷第4 期 电 子 与 信 息 学 报 Vol.32No.4 2010 年4 月 Journal of Electronics Information Technology Apr. 2010 一种改进的适用于Sigma-Delta ADC 的数字抽取滤波器 郝志刚①② 杨海钢①* 张 翀①② 吴其松①② 尹 韬① ①(中国科学院电子学研究所 北京 100190) ②(中国科学院研究生院 北京 100049) 摘 要：数字滤波器在 sigma-delta ADC 芯片中占据了大部分芯片面积，该文提出了一种数字滤波器结构，这种 结构滤波器采用一个控制单元和一个加法器取代了 Hogenauer 结构滤波器中差分器的多个加法器，从而减小数字 电路的面积。一个采用这种结构的4 阶的数字滤波器在CYCLONE II FPGA 芯片中被实现，耗费的硬件资源比 Hogenauer 结构的滤波器减少近29%。 关键词：Sigma-delta 模数转换器；滤波器；差分器 中图分类号：TN432 文献标识码：A 文章编号：1009-5896(2010)04-1012-05 DOI: 10.3724/SP.J.1146.2009.00247 An Improved Digital Decimation Filter for Sigma-Delta ADC ①② ① ①② ①② ① Hao Zhi-gang Yang Hai-gang Zhang Chong Wu Qi-song Yin Tao ① (Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China) ② (Graduate University of Chinese Academy of Sciences, Beijing 100049, China) Abstract: Usually in a sigma-delta ADC, the digital filter takes most of the chip area. In this paper, a novel digital filer topology is proposed, in which the differentiator is constructed with a control unit and an adder instead of the multiple of adders in the Hogenauer structure filter, so that the digital circuit area should be reduced. A fourth order digital filter employing such topology is implemen