PCIe的原理及体系架构_学习笔记.docVIP

IO总线的三个阶段: 第一代并行ISA 、EISA、MC、VESA. 总线名 参数名 ISA EISA MC VESA 数据宽度 16bit 32bit 总线性能与EISA相当 32bit 数据速率 5MBps 33MBps 132MBps 频率 33MHz 推出日期 1984 1989 1992 备注 微通道总线 第一个局部总线 共同特点:信号的功能与时序与处理器引脚密切相关,几乎是微处理器信号的延伸和扩展,有些信号还与主板上的硬件资源有关系. 第二代并行PCI、AGP、PCI-X 总线名 参数名 PCI AGP PCI-X 1.0 2.0 2.1 1.0 2.0 数据宽度 32bit 64bit 数据速率 133MBps 266MBps 266/533MBps 频率 33MHz 66.6MHz 66/133MHz 266/533MHz 推出日期 1992 1993 1995 1999 2002 备注 图形端口 PCI总线是一个标准的、与处理器无关的局部外围总线,不受限于系统所使用的处理器的种类,通用性更强. 图形端口,将PCI总线从图形数据传输中解放出来,改善带宽. 第三代PCI Express高性能IO串行总线 总线名 参数名 PCI 1.x 2.0 数据宽度 1路 2路 4路 8路 12路 16路 32路 数据速率 0.5GBps 1GBps 2GBps 4GBps 6GBps 8GBps 16GBps 频率 约2.5GHz 推出日期 2002 备注 在总线结构上采取了根本性的变革,主要体现在两个方面:一是有并行总线变位串行总线;二是采用点到点的互连独享带宽.将原并行总线结构中桥下面挂连设备的一条总线变成了一条链路,一条链路可包含一条或多条通路.没有专用的数据、地址、控制和时钟线,总线上各种事务组织成信息包来传送.地址空间、配置机制及软件上均保持与传统PCI总线兼容. 第一代和第二代都是并行总线,有多条地址线、数据线和控制线,挂接多个设备,称为下挂式总线(Multi-Drop),总线带宽由多个设备共享.通过提高数据宽度和频率来改善带宽的代价是挂接的电器负载减少(由于功耗增加和静态定时减少). PCIx与PCI相比:由于采用了PLL,频率更高性能更好;在地址和数据的基础上增加属性,从而可以高效管理缓冲区;分离事务协议相对延迟事务协议来说,提高了总线利用效率;可不需要中断引脚,改用消息信号中断(带内)体系结构,中断效率更高. 基于PCI总线的结构 最基本的PCI总线平台包含三级总线:FSB(Front-Side Bus)、PCI和ISA,FSB是处理器子系统的总线(Host总线),总线定义完全取决于系统所用的处理器;PCI局部总线是一个完全与处理器无关的总线,不受限微处理器的种类;ISA总线(IO扩展总线),也有采用EISA或MC总线的.不同的总线之间通过相应的桥芯片来连接. 平台中两极桥是必须的,一是Host到PCI的 (常称为主桥——Host桥),即北桥;另一个是PCI总线的桥(常称为扩展总线桥),即南桥. 最基本的基于PCI总线的平台 PCI地址空间映射 x86 CPU的内存与I/O独立编址,I/O对应寄存器访问IO空间用IO读写指令访问内存空间用内存读写指令 IO读写一般用于低速传输一些状态、控制的读写等。MEMORY读写用于高速传输，支持突发传输，可以与主机实现DMA的传输（在做为MASTER的时候）。对于单个的数据读写，IO与MEMORY没有什么区别只是命令不一样而已。有些内存与I/O是一起编址的 PCIe的原理及体系架构_学习笔记 文档内容大部分摘录于《PCI Express系统体系结构 标准教材》、《PCI PCIX和PCI Express的原理及体系架构》