CPU的过去,现在与未来.pptVIP

* 当今CPU加工工艺广泛使用“深紫外线光刻”技术 * 动态执行：当CPU等待指令结果时，流水线部分电路出于空闲等待状态。如果CPU在前条指令结果出来之前就能预测到分支是否转移，那么就可以提前执行相应的指令，从而避免流水线的空闲等待，提高CPU的运算速度。然而一旦预测失败，CPU将耗费更多的指令周期以重新安排指令的执行顺序，反而降低了CPU性能。因此，分支预测是超级流水线能够有效工作的关键。 * 一、CPU结构组成 二、CPU技术进步 三、CPU发展历史 四、CPU未来展望 80486DX2 结构示意图 1、加工工艺 晶体管长度 管间电阻 器件速率 特征尺寸  集成度 性价比 每个晶体管平均价格 单个芯片晶体管集成数 ?Intel?8742, 8-bit?CPU?频率 12 MHz, 128字节的?RAM, 2048字节的EPROM Intel 80486DX CPU. 金制针脚底部视图 2、CPU体系结构目前计算机大都采用冯·诺依曼结构（存储程序原理） CPU执行程序所需时间：P=I×C×T I : 程序编译后的机器指令数 C：执行每条及其指令所需的平均机器周期 T : 每个机器周期的执行时间 冯·诺依曼结构 Ⅰ指令级并行处理技术 包含分支预测和推测执行。 直接减小单个指令的执行周期T，同时提高CPU的性能 CPU内含多个指令执行单元或多条流水线。在一个给定的时钟周期内，带有超标量的处理器可执行多于1条的指令 一条指令还没处理完时，就开始处理下一条指令，使指令重叠，减小单个指令执行的平均周期T 超级流水线 超标量技术 动态执行 倍频技术 Ⅱ高速缓存Cache Cache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现，或者集成到CPU芯片内部，存储CPU最经常访问的指令或者操作数据。 Cache的基本原理　　当CPU处理数据时，它会先到Cache中去寻找，如果数据因之前的操作已经读取而被暂存其中，就不需要再从随机存取存储器（Main memory）中读取数据——由于CPU的运行速度一般比主内存的读取速度快，主存储器周期（访问主存储器所需要的时间）为数个时钟周期。因此若要访问主内存的话，就必须等待数个CPU周期从而造成浪费 Cache基本操作示意图 。 Cache分为一级缓存和二级缓存 一级缓存即L1 Cache。集成在CPU内部，用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作，L1级高速缓存容量越大，存储信息越多，可减少CPU与主存之间的数据交换次数，提高CPU的运算效率。但因Cache均由SRAM组成，结构复杂，在有限的CPU面积上，L1级高速缓存无法做得太大。 二级缓存即L2 Cache。由于L1级高速缓存容量限制，为了再次提高CPU运算速度，在CPU外部放置一高速存储器，即二级缓存。其工作主频比较灵活，可与CPU同频，也可不同。CPU在读取数据时，先在L1中寻找，再从L2寻找，然后是主存，最后是外部存储器。所以L2对系统影响也不可忽视 Ⅲ 指令扩展技术 无论是哪个厂家的CPU，在基本功能方面，差别并不太大，基本指令集都相差无几。 大威力提升CPU在某一方面的性能（如多媒体处理），就需对指令集进行扩展，从而减少在这种应用下指令的数量，即减少I，来提高CPU性能。  扩展指令集发展过程 Intel MMX(Multi Media eXtension) MMX（Multi Media eXtension，多媒体扩展指令集）指令集是Intel公司推出的一项多媒体指令增强技术。MMX指令集中包括有57条多媒体指令，通过这些指令可以一次处理多个数据，在处理结果超过实际处理能力的时候也能进行正常处理，这样在软件的配合下，就可以得到更高的性能。 Intel SSE(Streaming SIMD Extension) SSE指令集包括了70条指令，其中包含提高3D图形运算效率的50条SIMD（单指令多数据技术）浮点运算指令、12条MMX 整数运算增强指令、8条优化内存中连续数据块传输指令。理论上这些指令对目前流行的图像处理、浮点运算、3D运算、视频处理、音频处理等诸多多媒体应用起到全面强化的作用。 Intel