Ch05IC有源元件与工艺流程【荐】.pptVIP

集成电路设计基础 王志功 东南大学 无线电系 2004年 第五章 IC有源元件与工艺流程 5.1 概述 5.2 双极性硅工艺 5.3 HBT工艺 5.4 MESFET和HEMT工艺 5.5 MOS工艺和相关的VLSI工艺 5.6 PMOS工艺 5.7 NMOS工艺 5.8 CMOS工艺 5.9 BiCMOS工艺 第五章 IC有源元件与工艺流程 5.2 双极性硅工艺 早期的双极性硅工艺：NPN三极管 5.2 双极性硅工艺 先进的双极性硅工艺：NPN三极管 5.3 HBT工艺 5.4 MESFET和HEMT工艺 GaAs工艺：MESFET GaAs工艺：HEMT Main Parameters of the 0.3 mm Gate Length HEMTs 与Si三极管相比，MESFET和HEMT的缺点为: 跨导相对低; 阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度； 驱动电流小 由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT要高十倍多。 5.5 MOS工艺和相关的VLSI工艺 MOS工艺的特征尺寸(Feature Size) 特征尺寸: 最小线宽 ? 最小栅长 5.6 PMOS工艺5.6.1 早期的铝栅工艺 1970年前，标准的MOS工艺是铝栅P沟道。 铝栅PMOS工艺特点： l 铝栅，栅长为20?m。 l N型衬底，p沟道。 l 氧化层厚1500?。 l 电源电压为-12V。 l 速度低，最小门延迟约为80?100ns。 l 集成度低，只能制作寄存器等中规模集成电路。 Al栅MOS工艺缺点 制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。 Al栅MOS工艺的栅极位错问题 5.6.2 铝栅重叠设计 栅极做得长，同S、D重叠一部分 铝栅重叠设计的缺点 l CGS、CGD都增大了。 l 加长了栅极，增大了管子尺寸，集成度降低。 克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。 5.6.3 自对准技术与标准硅工艺 1970年，出现了硅栅工艺。 多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。 在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。 标准硅栅PMOS工艺 硅栅工艺的优点： l 自对准的，它无需重叠设计，减小了电容，提高了速度。 l 无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。 增加了电路的可靠性。 5.7 NMOS工艺 由于电子的迁移率?e大于空穴的迁移率?h，即有?e?2.5?h, 因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以, 直到1972年突破了那些难关以后, MOS工艺才进入了NMOS时代。 5.7.1 了解NMOS工艺的意义 目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但了解NMOS工艺仍具有几方面的意义: CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的. 从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用. NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计. GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同. 5.7.2 增强型和耗尽性MOSFET (Enhancement mode and depletion mode MOSFET) FET（Field Effect Transisitor） 按衬底材料区分有Si, GaAs, InP 按场形成结构区分有 J/MOS/MES 按载流子类型区分有 P/N 按沟道形成方式区分有 E/D E-/D-NMOS和E-PMOS的电路符号 E-NMOS的结构示意图(增强型VD=0V, Vgs=Vsb=0V) D-NMOS的结构示意图(耗尽型 VD=0V, Vgs=Vsb=0V) E-PMOS的结构示意图