FPGA模拟电话计费器设计.docVIP

《可编辑器件及应用》 期末综合设计报告 题 目： 电话计费系统 学 号： 姓 名： 完成时间： 摘要 FPGA芯片的集成度越来越高，极大地满足用户的要求，可以用到生活中的各个领域。现在的可编程逻辑器件稳定性高，代码容易编写和修改。如verilog HDL代码程序（硬件描述语言），verilog的部分语法是参照C语言的语法设立的（但与C有本质区别），因此，具有很多C语言的优点，从形式表述上来看，verilog代码简明扼要，使用灵活，且语法规定不是很严谨，容易上手。本系统采用50MZH的脉冲作为内部时钟脉冲，因此要进行分频作为秒脉冲（1HZ）用于计时；本系统还涉及到按键问题，因此要进行按键消抖，我们采用延时的方法作为简单的消抖处理。 关键字：可编程逻辑器件；verilog HDL；脉冲；消抖 目录 1 1.1 FPGA发展及现状 1 1.2 电话计费器相关背景 1 1.3 基于FPGA实现电话计费器的方案设计基本原则 1 1.4 论文主要完成的工作 1 第二章 系统的硬件设计 2 2.1电话计费器的控制要求 2 2.2方案设计 3 2.2.1