第十八章 DA和AD转换.pptVIP

* * 18.2.2 逐次逼近型ADC 逐次逼近型ADC的结构框图如图18.2.4所示，包括四个部分：比较器、DAC、逐次逼近寄存器和控制逻辑。  图18.2.4 逐次逼近型ADC方框图 * * 逐次逼近型ADC是将大小不同的参考电压与输入模拟 电压逐步进行比较，比较结果以相应的二进制代码表示。 转换前先将寄存器清零。转换开始后，控制逻辑将寄存器 的最高位置为1，使其输出为100…0。这个数码被D/A转 换器转换成相应的模拟电压Uo, 送到比较器与输入Ui进行 比较。 若Uo＞Ui，说明寄存器输出数码过大， 故将最高 位的1变成0，同时将次高位置1； 若Uo≤Ui, 说明寄存器 输出数码还不够大，则应将这一位的1保留，依次类推将 下一位置1进行比较， 直到最低位为止。 * * 例 : 一个四位逐次逼近型ADC电路，输入满量程电 压为 5 V, 现加入的模拟电压Ui=4.58 V。求： （1）ADC输出的数字是多少？ （2） 误差是多少？ 解 （1）第一步：使寄存器的状态为1000，送入DAC, 由 DAC转换为输出模拟电压 * * 因为Uo＜Ui, 所以寄存器最高位的1保留。 第二步：寄存器的状态为1100，由DAC转换输出的电压 Uo= 因为Uo＜Ui, 所以寄存器次高位的1也保留。  第三步：寄存器的状态为1110，由DAC转换输出的电压 Uo= 因为Uo＜Ui, 所以寄存器第三位的1也保留。  * * 第四步：寄存器的状态为1111，由DAC转换输出的 电压  Uo= 因为Uo＞Ui，所以寄存器最低位的1去掉，只能为0。  所以，ADC输出数字量为1110。  (2) 转换误差为  4.58-4.38 =0.2 V 逐次逼近型ADC的数码位数越多，转换结果越精确， 但转换时间也越长。这种电路完成一次转换所需时间为 (n+2)TCP。式中，n为ADC的位数，TCP为时钟脉冲周期。  * * 18.2.3 ADC的主要技术指标 1. 分辨率  ADC的分辨率指A/D转换器对输入模拟信号的分辨 能力。常以输出二进制码的位数n来表示。   分辨率= 式中，FSR是输入的满量程模拟电压。 * * 2. 转换速度 转换速度是指完成一次A/D转换所需的时间。转换时 间是从接到模拟信号开始，到输出端得到稳定的数字信号 所经历的时间。转换时间越短，说明转换速度越高。 3. 相对精度 在理想情况下，所有的转换点应在一条直线上。相对 精度是指实际的各个转换点偏离理想特性的误差，一般用 最低有效位来表示。 * * 18.2.4 集成ADC举例 ADC0809是常见的集成ADC。它是采用CMOS工艺制成的八位八通道单片A/D转换器，采用逐次逼近型ADC，适用于分辨率较高而转换速度适中的场合。   ADC0809的结构框图及管脚排列图如图18.2.5所示。它由八路模拟开关、地址锁存与译码器、ADC、三态输出锁存缓冲器组成。  * * 图18.2.5ADC0809(a) 结构框图; (b) 管脚排列图 * * 芯片上各引脚的名称和功能如下：  IN0～IN7: 八路单端模拟输入电压的输入端。  UR(+) 、UR(-)：基准电压的正、负极输入端。由此输 入基准电压，其中心点应在UCC/2附近，偏差不应超过 0.1V。  START: 启动脉冲信号输入端。当需启动A/D转换过程 时，在此端加一个正脉冲，脉冲的上升沿将所有的内部寄 存器清零，下降沿时开始A/D转换过程。   ADDA、ADDB、ADDC: 模拟输入通道的地址选择线。  * * ALE: 地址锁存允许信号，高电平有效。当ALE=1时， 将地址信号有效锁存，并经译码器选中其中一个通道。 CLK: 时钟脉冲输入端。  D0～D7：转换器的数码输出线，D7为高位，D0为 低位。  OE: 输出允许信号，高电平有效。当OE=1时，打开 输出锁存器的三