- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
遥测数据实时缓存技术研究
中物院电予工程研究所(621900)杨春
篇要t本文针对遥测数据潍的实时堙存,提出了一种基于徽型计算机tSA总
线,采用大规模可编程逻辑器件、双螭口RAM和内存直接映射技术的码速率自适应
的遥测藏据实时埋存接口设计方法
,
关健词;退铡数据ISA总线可龋程逻St怕存映射取墙口
\
1引言
随着遥涓系统码速率的不断提高.地面解调后需要实时存贮的数据流之间的时
也就是说要在1.6us的时闻内要完成一路数据的存贮.同时在每一个帧周期内还要
完成几路附加信号(外时统、A/D数据)的采集存贮,所以实现疆游数据的实时处
理和存贮就非常困难.必须采用有效的缓存技术,尽量减少存盘次数.提高存盘的
效率,才能满足遥涮地砸数据实时处理和存贮的要求.本文介绍了一种采用EPLD
和双端口静态存贮器来实现自适应高码率遥测数据实时缓存接口的设计方法,在本
设计中利用了大规模可编程逻辑(EPLD)来进行整个缓存接口的逻辑控制以及与
徽机的I/O接口设计,采用了计算机仿真技术,不仅简化了系统的设计,缩短了开
发周期.而且提高了整个接口控制的速度。由于在接口设计时采用了双端口技术,
使数据的传输时间减少到最小,仅受存贮嚣响应时间的限制。而内存映射技术的应
用,实现了接口智能单元与微机共享内存,不仅减少了数据传输的中间环节,而且
大大提高了微机CPU的利用率。通过对可编程逻辑内控制寄存器和参数寄存器的
设置,可以实现不同帧结构的遥测数据流的缓存,因此它具有良好的灵活性和可编
程性.
·128·
2提高z/o接口传输速度的方法
2.1DV,k技术
在Pc机中高速数据传输通常采用Di/,A技术。其具体工作过程是:首先由DM.A.
控制器(DMAC)发出总线请求.得到响应后.CPU暂停正在执行的指令;然后DM.g.C
接管系统总线,发出要访问的存贮器地址及读写控制信号,使存贮器直接发送或接
收敷据线上的内容.DMAC还可以进行地址的修改和字节的计数,以控制一批数据
的传送完成。数据的传送完全由硬件进行.没有软件参与,所以传送速率非常高。
然而DMA方式也有其局限性:一是接口电路比较复杂,=是常常要与CPLl分时
使用系统总线,使得在DMA期间CPU丧失了实时性和主动性。
码同步
帧同步
鼻一步
圈1、遥涌数据流示意图
2.2双螭口RAM技术
双端ElRAM是指有两套独立的地址线、数据线和控制线的静态存贮器。在数据
的传输和处理过程中,两个端口可{;i同时进行数据的存取操作,采用_j双端口RAM作
·129·
为数据缓冲器其传输速度仅取决于RAM的响应时间,因此其传输速率可以达到很高
的水平。
2.3计算机内存映射技术
IBM
Pc系列主机与扩展存贮器接口进行数据交换有几种方式,一种将存贮器
当成外部设备由t/0端口访问;第二种是存贮器至存贮器的DMA传送·首先将外部
扩展存贮器的内容传至主存贮器,再由CPU进行处理;第三种方法是内存直接映射.
在这种接口中,将外部扩展存贮器同主存贮器一样的对待,即将外部扩展存贮器当
成主存贮嚣的一部分,主机访问主存贮器的指令也能访问外部扩展存贮器.因此.
这种外部扩展存贮器接口非常方便、快速和直接。采用这种接口时,必须将扩展存
贮嚣的地址空间映象到系统的存贮地址空间中,这样主机才能把它作为系统存贮器
的一部分直接使用。
在遥测数据终端的缓存接口设计中,为提高接口电路的数据传输速度,采用了
内存直接映射方法,将接口电路中双端口RAM的一个端口的地址直接映射在主机内
存的UWB区域内,其地址为D0000H—D80∞,共32K字节。
3缓存接口硬件设计及其工作原理
本文所设计的缓存接口电路主要由大规模可编程逻辑、静态双端口RAM、A,D
变换器以及两片74FCT245总线驱动器构成的遥测数据输入电路等几部分组成。
如图2所示,缓存接口是基于微机的ISA总线结构,在缓存控制接口上设置
了A、B两个存贮器交叉分别与外设和主机进行读写连接.并
您可能关注的文档
最近下载
- DM.03 ×× U9 ERP项目-实施备忘-年月日.doc VIP
- DM.16.01 ××U9 ERP项目培训计划书.docx VIP
- DM.01 ×× U9 ERP项目-项目章程.pptx VIP
- 理论力学(第9版)(I)习题答案解析.pdf
- 公司片区经理竞聘演讲与公司物业半年工作总结合集.doc VIP
- DM.18 ×× U9 ERP项目-阶段汇报.pptx VIP
- 建筑结构抗震设计05(PPT81页).pptx VIP
- 【完整版】IATF16949-2016内审检查表(按过程方法编制).docx VIP
- 贸易公司的授信管理.pptx VIP
- 中国建筑第八工程局有限公司安全管理制度汇编 .doc VIP
原创力文档


文档评论(0)