cadenceAllegro网表调入错误及解决方法.pdfVIP

Allegro 网表调入错误及解决方法 网表格式： Allegro除了转换自身的原理图信息到PCB设计环境外，还可调入其他EDA软 件产生的网表文件，在我司的设计中，常用的网表格式如下： 1、元件封装描述格式为： [Package Name] ！Device Type; refdes ... 封装名 ！封装描述文件名;器件名…… 同种封装的器件可以放在一行且彼此以空格分开，一行写不完时本行以“，” 作为续行符号，剩余的refdes写在下一行。每行不多于78个字符。 2、网络描述格式为： [Net Name] ; refdes.pin refdes.pin ... 网络名;器件名.管脚标号器件名.管脚标号… 同一网络名的refdes.pin太多时可以写多行，每行以“，”作为续行符号， 剩余的refdes.pin写在下一行。 每行不多于78个字符。 3、网表文件示例： $PACKAGES C0805 ! C0805 ; C18 C1206 ! C1206 ; C19 C20 C21 C22 C23 , C24 C25 C26 C27 C28 C29 SOP8_155_50 ! SOP8_155_50 ; U38 ………………………………………. $NETS BTRING1 ; C10.2 R75.1 T2.5 GND ; C11.1 C12.1 C13.1 C14.2 C16.1 C33.2, C36.2 C37.2 C46.2 C47.2 C48.2 C49.2, ………………………………………… $END 调入网表的操作步骤： File → Import → Logic 选择other, 注意5个选项的含义： Syntax chech only:语法检查 Supersede all logical data：替代所有的逻辑数据 Append device file log：添加DEVICE文件的LOG信息 Allow etch removal during ECO：将现有的不相干布线去掉 Ignore FIXED property：忽略FIXED属性 如果网表正确且所有封装都已建库且库路径设置正确，这时器件和网络 都已调入。若调入时出错，则错误信息存放在当前目录的文件 netin.log 中，查看该文件内容可用File → Viewlog，或用其他文本编辑器编辑。 网表调入过程中常见错误及解决方法 由于客户方的硬件设计人员往往在设计原理图时遵循客户方的习惯，从 而导致网表在调入过程中会出现这样那样的错误，需要我方对错误进行整理 和修正。 下面列出常见的报错和解决方法： 1、找不到封装的device文件(Cannot find device file for ……) 原因 解决方法 库路径设置错误 检查库路径设置 封装填写错误(如”-” 正确填写封装名 和“_”混淆) 缺少相应库 通知建库人员建库 Device文件错误 编辑device文件，修改错误 2、网络中存在非法字符或空格（Expected ; , found an illegal character, line ignored.） 网表的网络中如果存在非法字符（如“#”）和空格的话，就会出现 上面的报错，解决方法是删除其中的非法字符或空格。