数字电路 2).ppt

第一章 逻辑代数基础 内容提要 第二章 门电路 内容提要 第三章 组合逻辑电路 内容提要 第五章 时序逻辑电路 内容提要 74161为10 进制计数器，本图中采用异步清零法。 5.9 、 Q 0 Q 1 Q 2 Q 3 EP CP 74161 ET R D LD C D 0 D 1 D 2 D 3 ＆ 1 1 CP计数输入 5-10 ： 设计十二进制计数器方法（1） 5-10 ： 设计十二进制计数器方法（2）① 5-10 ： 设计十二进制计数器方法（2）② 5-10 ： 设计十二进制计数器方法（2）③ 5.11 M=1时，D3D2D1D0＝0100，则计数器为9－4＋1＝6进制计数器。 M=0时，D3D2D1D0＝0010，则计数器为9－2＋1＝8进制计数器。 74160为十进制计数器，本图中采用置数法 Q 0 Q 1 Q 2 Q 3 EP CP 74160 ET R D LD C D 0 D 1 D 2 D 3 ＆ ＆ M CP计数输入 1 1 1. 若上图门电路由CMOS电路构成，则 ? Y1＝（　　）,Y2＝（　　）;Y3=( )。 ? 2. 若上图门电路由TTL电路构成，则 Y1＝（　　）,Y2＝（　　）Y3=( )。 已知下列门电路如图所示，请写出各电路的输出结果。 ≥1 10k Y1 100Ω Y2 “1” ≥1 10k Y1 VIH 100Ω Y3 EN 1 1 Z 0 1 Z 3、分析组合电路写出逻辑函数式。 1 与非门扇出系数的计算 前级输出为高电平时，N1决定于输入端的个数；前级输出为低电平时，N2决定于门的个数。取较小者为扇出系数。 当与非门的输出为高电平时N1=10、输出为低 电平时 N2=16、N=（ ） 10 【例2】说明图下列情况下，万用表的测量 结果是多少？ vI V （1）vI悬空； （2）vI接低电平（0.2V）； （3）vI接高电平（3.2V）； （4）vI经51Ω电阻接地； （5）vI经10kΩ电阻接地。 1.4V 0.2V 1.4V 0V 1.4V 本章首先介绍组合电路的特点，然后阐述用小规模集成电路实现组合电路的分析方法和设计方法；还介绍几种常用中规模集成电路（如译码器、数据选择器、加法器等）以及由它们构成组合电路方法。 §3.1 组合逻辑电路分析和设计方法 §3.2 编码器和译码器 §3.3 数据选择器 §3.4 加法器 §3.5 组合电路的竞争冒险 第三章 组合逻辑电路 基本要求： 掌握组合电路的分析方法； 掌握组合电路的设计方法； 了解编码器的含义; 4. 了解译码器的工作原理； 5. 掌握译码器实现组合电路的方法； 6. 了解显示译码器的使用 7. 了解数据选择器的工作原理； 8. 掌握数据选择器实现组合电路的方法； 9. 掌握全加器真值表; 10.掌握全加法器实现代码转换的方法。 ?1 A B B C H =1 =1 S A B C S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 H 0 0 0 1 0 1 1 1 【练习】 试用3—8译码器实现函数： 1 A B C 3－8译码器 S 1 S 2 S 3 A 1 A 2 A 0 Y 0 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 F 2 F 1 显示器件： 七段LED显示器 a b c d f g e 共阳极LED 共阴极LED 一、数据选择器(74LS153)的工作原理 数据输入端 地址输入端 控制端 输出端 0 功能表 D0 D1 D2 D3 输入 输出 A 1 A 0 Y × × 1 0 0 0 0 1 0 1 0 0 1 1 0 数据输入端 地址输入端 控制端 输出端 数据输入端 控制端 输出端 例1： 利用四选一选择器实现如下逻辑函数。 与四选一选择器输出的逻辑式比较 可以令： 变换 B C F 接线图 D0 D1 D2 D3 A0 A1 Y 74LS153 A “1” 1 检查竞争冒险的方法： 1、如果输出端的逻辑函数在一定条件下能化简 成 则可判定存在竞争－冒险。 2、用实验的方法来检查输出端有因为竞争－冒险而产生