EDA技术期末复习.docVIP

《EDA技术》期末复习 什么是EDA技术？有什么特点？ EDA的工程设计流程？P8 大规模可编程逻辑器件（CPLD及FPGA）的基本结构及工作原理。 CPLD采用可编程的与阵列和固定的或阵列结构，断电后信息不丢失，而FPGA采用是查找表法，断电后信息会丢失。 什么是VHDL语言？VHDL语言的设计采用什么方法？传统数字系统设计采用什么方法？（从上到下和从下到上） Vhdl标符：以英文字母开头，不连续使用下划“-“，不以下划线结尾的，由英文字母、数字以及下划线组成的字符串。其中“-- -- ”表示后面的内容是注释； VHDL语言程序的基本结构：实体（ENTITY）、结构体（ARCHITECTURE）、配置、包集合和库五个部分组成。 实体：用于描述所设计的系统的外部接口信号；（端口的定义） 结构体：用于描述系统内部的结构和行为；定义了设计单元具体功能。结构体对其基本设计单元的输入输出关系可以用三种方式进行描述：行为描述、寄存器传输描述和结构描述。 VHDL对象：常量、变量、信号，它们如何定义（格式）？各自有何不同？ 常量的定义：CONSTANT VCC: REAL:=5.0; 变量的定义：VARIABLE TEMP：STD_LOGIC; 信号的定义：SIGNAL TEMP：INTEGER； VHDL常用的数据类型有哪些？ （1）标准数据类型 整数类型（INTEGER）、实数类型（REAL）、位（BIT）、矢量类型（BIT_VECTOR）（有9种值）、布尔类型（BOOLEAN）、自然数（NATURAL）和正整数类型（POSITIVE）、字符串类型（STRING）、时间（TIME）等。 （2）IEEE库（最常用的库）预定义标准逻辑位和矢量（在IEEE库的程序包STD_LOGIC_1164中） 标准逻辑位（STD_LOGIC）、标准逻辑矢量（ STD_LOGIC_VECTOR）、其它预定义标准数据类型有无符号数据（UNSIGNED）、有符号数（SIGNED）等； VHDL的操作符： 逻辑操作符：AND、OR、NAND、NOR、XOR、NOT、XNOR等； 关系运算符：=、/=、、、=、=；算术运算符：+、-、*、/等；置运算符：； 移位运算符：SLL、SRL；SLA、SRA、ROL、ROR； VHDL语言的描述语句 顺序语句（格式）（只能在进程PROCESS、子程序（函数和过程）中使用） WAIT语句;变量赋值语句： ：=；（立即发生的）;信号代入语句： =；（存在一定的延时）;IF语句 （条件之间是相与）;CASE语句；（要把所有条件都列出，一般最后加一语句WHEN OTHERS=NULL;）;LOOP语句；NEXT语句；EXIT语句； RETURN语句；NULL语句；过程及函数调用语句；REPORT语句； ASSERT断言语句；（用来说明错误的等级NOTE、WARING、ERROR、FAILURE） 并行语句（执行时与语句的顺序无关） 进程语句（PROCESS）；并行信号代入语句；并行过程调用语句；块语句； 元件例化语句；生成语句； 组合逻辑电路设计 编码器（8-3）、译码器（3-8）、七段显示译码器、多路选择器、加法器、奇偶校验器； 时序逻辑电路设计 时钟信号的表示（上升沿与下降沿的表示方法、复位信号描述） 上升沿时钟的检测：CLK’EVENT AND CLK=’1’; 或RISING_EDGE(CLK); 下降沿时钟的检测：CLK’EVENT AND CLK=’0’; 或FALLING_EDGE(CLK); 触发器（D，JK）、移位寄存器、分频器、计数器（同步）（各种进制）(10, 16,24,60)； 综合运用 10、MAX+PLUSII软件使用 （1）设计输入有三种方式：图形、文本、波形输入等； （2）常用文件格式：GDF（原理图文件）、VHD、SCF（波形文件） （3）用MAXPLUSII设计数字系统过程； 作业： *（1） 设计一个四输入与非门； *（2）设计一位全加器（3） 设计一个四位奇偶校验器； （4） 设计一个具有异步置0的四位移位寄存器； *（5）设计一个七段显示译码器； （6） 设计一具有四种花样的流水灯控制器 *（7） 设计一个四选一数据选择器 *（8）设计一个具有清零功能的60进制计数器；