容量大且快速利用阶层式记忆体.pptVIP

第七章容量大且快速:利用階層式記憶體 第十七週 簡介 區域性原則(principle of locality) 時間區域性(Temporal locality) 程式的迴圈 空間區域性(Spatial locality) 陣列或記錄資料 快取記憶體的基礎概念 快取記憶體(SRAM) v.s. 主要記憶體 (DRAM) 參閱習題： 7.1節 快取參考(cache reference)： 尋到(hit)或誤失(miss) 處理器要求不存在快取記憶體裡的 Xn 這個需求會造成誤失 Xn(區塊) 會由主要記憶體傳入快取記憶體內 快取記憶體的寫入 間接寫入(write back) v.s. 直接寫入(write through) 寫入尋到(write hit) v.s. 寫入誤失(write miss) 此時我們有兩個問題存在： 我們如何知道資料是否在快取記憶體內？ 如果是的話，我們要如何才能找到這筆資料？ 一般來說快取讀取比寫入容易 快取記憶體的基礎概念 直接對映 將每個主記憶體的位置恰好對應到快取記憶體的一個位置 幾乎所有採用直接對映的快取記憶體使用底下的對映方式： (區塊位址)同餘 (快取記憶體中的區塊數目) 圖 7.5 顯示出一個採用直接對映的8個字組的快取記憶體。 說明介於0與 31的記憶體字元位址對映到相同的快取記憶體位置。 主要記憶體中的最低的3個位元用來選取快取記憶體的區塊。 最高的2個位元當作標籤。 標籤中包含了位址資訊，可以用來辨別快取記憶體中的字組是否對應到我們要求的字組。 有效位元( valid bit )用來標示快取記憶體內的某個區塊是否存放著有效的位址。 快取記憶體的基礎概念 圖 7.5 快取記憶體的基礎概念 範例 圖7.6 說明了一個8字組大小， 採用直接對映的快取記憶體如何回應處理器一連串的需求。 時間區域性： 以最近被存取到的字組取代最近較少參考到的字組。 快取記憶體的基礎概念 範例 (續) 圖 7.6 快取記憶體的基礎概念 假設一個資料區塊32位元的記憶體， 一個資料儲存量為 2n 字組，且每個區域大小為 1 字組的直接對映快取記憶體需要一個大小為32-(n+2)的標籤欄位。 圖 7.7 展示一個參考位址的分割情形 快取記憶體的基礎概念 快取誤失的處理 指令快取誤失所採取的步驟 (在 IF 發生誤失): 將原始的 PC 值 (目前的 PC 值減4) 送到記憶體。 告知主記憶體完成讀取，並等待記憶體完成此讀取的動作。 寫入快取記憶體 將記憶體得到的資料放到快取記憶體中適當的欄位。 將其位址的上半部份 (來自ALU)寫入標籤欄位。 將有效位元改為 on 重新啟動 IF指令， 這次會發現資料已在快取記憶體中。 快取記憶體對資料存取的控制在本質上是相同的 參閱習題： 一個快取記憶體的例子：DECStation 3100, 7-17到7-20 頁 快取記憶體的基礎概念 採用空間區域性 ( spatial locality )的優點 使用多重字組的快取記憶體區塊 當誤失發生時， 相鄰的多個字組便會被擷取出來 其他的字組馬上就會被使用到的機率相當大 一個 64 KB快取記憶體區塊包含： 4K 區塊 每個區塊有4個字組 (16 位元組) 一個 32-位元 位址可解譯為 標籤 (16-位元) : 索引 (12-位元) : 區塊偏移量 (2-位元) : 位元組位移量 (2-位元) 快取記憶體的基礎概念 圖 7.10 說明對一個特殊的位址如何找到需要的快取記憶體區塊的方法 快取記憶體的基礎概念 誤失率 v.s. 區塊大小 IF 時間 =快取記憶體存取時間+誤失率 *誤失代價 增加區塊大小與問題的關連性 誤失所付出的額外的時間代價勝過大區塊誤失率的減少 期末考重點 加法器的真值表及其PLA IEEE 754浮點符號的單精確度及雙精確度的表示 乘法器及除法器的基本操作 S-R栓的所有輸出入組合 D型栓的時脈變化對輸入及輸出所造成的影響 D型正反器的時脈變化對輸入及輸出所造成的影響 只用NAND gate來製作AND, OR, NOT gates 只用NOR gate來製作AND, OR, NOT gates 單一時脈週期的系統製作 Pipeline(管路) Cache(快取記憶體) * 第七章 容量大且快速：利用階層式記憶體 頁 計算機組織與設計-軟硬體介面 * 第七章 容量大且快速：利用階層式記憶體 頁 計算機組織與設計-軟硬體介面 1 2 3 4 在這一行中“7.5”這一項應該被“7.6”所取代 5 6 7 8 9 10