MAXPLUSII10.0讲义.docVIP

FPGA设计实验讲义 （含GW48系列实验开发系统详细使用说明） 目 录 第一章 GW48 EDA系统使用说明 第一节 GW48教学实验系统原理与使用介绍 第二节 实验电路结构图 第三节 GW48CK/GK EDA系统和GWDVP-B应用板 第二章 GWAK30+/50+适配板使用说明 第三章 GW48系统专用配套之GWDVP-B电子设计应用板使用说明 第四章 FPGA/CPLD结构 第五章 原理图输入设计方法 第六章VHDL设计初步 第一节 2选1多路选择器的VHDL描述 第二节 寄存器描述及其VHDL语言现象 VHDL文本输入设计方法初步 【实验1】 1位全加器VHDL文本输入设计 【实验2】 2选1多路选择器VHDL设计 【实验3】 8位硬件加法器VHDL设计 【实验4】 含异步清0和同步时钟使能的4位加法计数器 【实验5】 7段数码显示译码器设计 【实验6】 数控分频器的设计 【实验7】 用状态机实现序列检测器的设计 【实验8】 用状态机对ADC0809的采样控制电路实现 【实验9】 波形发生与扫频信号发生器电路设计 第七章GWCNF型FPGA掉电保护配置器应用 GW48-PK系统LCD液晶屏使用方法 杭州康芯电子有限公司：电话：0571 E-Mail：span88@mail.hz.zj.cn 第一章 GW48 SOC/EDA系统使用说明  第一节 GW48教学实验系统原理与使用介绍 一、GW48系统使用注意事项 a：闲置不用GW48 EDA/SOC系统时，关闭电源，拔下电源插头！！！ b：EDA软件安装方法可参见光盘中相应目录中的中文README.TXT；详细使用方法可参阅本书或《EDA技术实用教程》、或《VHDL实用教程》中的相关章节。 c：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。 d：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它接口都可带电插拔（当适配板上的10芯座处于左上角时，为正确位置）。 e：对工作电源为5V的CPLD（如1032E/1048C、95108或7128S等）下载时。最好将系统的电路“模式”切换到“ b”，以便使工作电压尽可能接近5V。 g: GW48详细使用方法可参见《EDA技术实用教程》配套教学软件*.ppt。 h:主板左侧3个开关默认向下，但靠右的开关必须打向上（DLOAD），才能下载。 i:跳线座“SPS” 默认向下短路（PIO48）；右侧开关默认向下（TO MCU）。 j:左下角拨码开关除第4档“DS8使能”向下拨（8数码管显示使能）外，其余皆默认向上拨。 二、GW48系统主板结构与使用方法 附图1-1B、GW48-GK/PK系统目标板插座引脚信号图 附图1-1A为GW48-CK型EDA实验开发系统的主板结构图（GW48-GK/PK型未画出，具体结构说明应该参考实物主板），该系统的实验电路结构是可控的。即可通过控制接口键SW9，使之改变连接方式以适应不同的实验需要。因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化。这种“多任务重配置”设计方案的目的有3个：1.适应更多的实验与开发项目；2. 适应更多的PLD公司的器件；3. 适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法说明如下（请参看相应的实验板板面和附图1-1A）。 附表1-1 在线编程坐各引脚与不同PLD公司器件编程下载接口说明 PLD公司 LATTICE ALTERA/ATMEL XILINX VANTIS 编程座 引脚 IspLSI CPLD FPGA CPLD FPGA CPLD TCK (1) SCLK TCK DCLK TCK CCLK TCK TDO (3) MODE TDO CONF_DONE TDO DONE TMS TMS (5) ISPEN TMS nCONFIG TMS /PROGRAM ENABLE nSTA (7) SDO nSTATUS TDO TDI (9) SDI TDI DATA0 TDI DIN TDI SEL0 GND VCC* VCC* GND GND VCC* SEL1 GND VCC* VCC* VCC* VCC* GND 以下是对GW48系统主板功能块的注释，但请注意，有的功能块仅GW48-GK获GW48-PK系统存在