数字电路第5章3.pptVIP

5．4 同步时序逻辑电路设计举例 例5．13 用T触发器作为存储元件，设计一个2位二进制减1计数器。电路工作状态受输入信号x的控制。当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出Z，当产生借位时Z为1，其他情况下Z为0。 解 ： ①作出状态图和状态表。根据问题要求，设状态变量用y2、y1表示，可直接作出计数器的二进制状态图如图5．33所示，二进制状态表如表5．27所示。 ②确定激励函数和输出函数并化简。根据表5.27所示的状态表和T触发器的激励表，可作出激励函数和输出函数卡诺图 T2=xy1 T1=x Z=xy2y1 ③画出逻辑电路图。根据激励函数和输出函数表达式，可画出逻辑电路 例5．14 设计一个两位串行输入、并行输出双向移位寄存器。该寄存器有x1和x2两个输入端，其中x2为控制端，用于控制移位方向，x1为数据输入端，当x2=0时，x1往寄存器高位串行送数，寄存器中的数据从高位移向低位；当x2=1时，x1往寄存器低位串行送数，寄存器中的数据从低位移向高位。寄存器的输出为触发器状态本身。 解 :设电路的状态变量为y2和y1，其中y2为高位，y1为低位，寄存器的二进制状态图如图5．36所示，状态表如5．28所示。 采用D触发器作为存储元件，根据D触发器的激励表和表5．28所示状态表，可作出激励函数卡诺图 D2=x2x1+x2y1 D1=x2y2+x2x1 逻辑电路: 例5．15 用J-K触发器作为存储元件，设计一个101”序列检测器。该电路有一个输入x和一个输出Z，当随机输入信号中出现101”序列时，输出一个1信号。典型输入、输出序列如下。 输入x：0 0 1 0 1 0 1 1 0 1 0 0 输出Z：0 0 0 0 1 0 1 0 0 1 0 0 解: 假定用Moore型同步时序电路实现给定功能 ①作出原始状态图和状态表。设初始状态为A，根据题意可作出原始状态图如图5．39所示，原始状态表如表5．29所示 ②状态化简。根据化简法则可知，表5．29已是最小化状态表。 ③状态编码。2个触发器。设状态变量为y2、y1，根据相邻法的编码原则，可采用图5．40所示的编码方案。二进制状态表如表5．30所示。 ④确定激励函数和输出函数。根据表5．30所示二进制状态表和J—K触发器的激励表，可列出激励函数和输出函数真值表 用卡诺图对表5．31中的激励函数和输出函数化简后，可得到其最简表达式如下： J2=xy1 K2=xy1+xy1=x⊕y1 J1=x K1=x Z=y2y1 ⑤画逻辑电路图 例5．16 设计一个3位二进制码的串行奇偶检测器。该电路从输入端x串行输入二进制代码，每三位为一组，当三位代码中含1的个数为偶数时，输出Z产生一个1输出，平时Z输出为0。 解 代码检测器的特点是输入信号是按位分组的，每组的检测过程相同，即一组检测完后，电路回到初始状态，接着进行下一组的检测。 ①建立原始状态图和原始状态表。根据题意，可作出该电路的原始状态图，原始状态表 ②状态化简。用隐含表法化简表5．32所示原始状态表，可得最小化状态表 ③状态编码。电路用3个触发器。设状 态变量用y3、y2、y1表示， 状态编码方案及二进制状态表 ④确定激励函数和输出函数。假定用D触发器作为存储元件，根据二进制状态表和D触发器激励表，可作出输出函数和激励函数卡诺图如图5．44所示。化简时可将无用状态001，011，111作为无关条件处理。 化简后的激励函数和输出函数表达式为 D3=xy3+y2 D2=y3y2=y3+y2 D1=xy3y2+xy3y2=(x⊕y3)y2 Z=xy1+xy3y2y1 ⑤讨论 状态的无效序列:无效状态构成的集合 有效序列:正常工作下的状态集合 本例的状态无效序列中包含001、011和111共3个无效状态 由图5．44可知，本例中无效状态下的激励函数、输出函数和电路次态如表5．35 根据表5．35和表5．34所示二进制状态表，可作出该设计方案的状态图 此方案的无效状态序列不会产生“挂起”现象，但在无效状态下输入1时会产生错误的1输出。为此，应将输出函数表达式修改为 Z=xy3y2y1+xy3y2y1 =y3y2(xy1+xy1)=y3y2x⊕y1 =y3+y2+(x⊕y1) ⑥画逻辑电路图 数字逻辑电路试题 运用数字逻辑电路的知识，查找相关资料，设计一个数字系统。题目自选。要求： 1、作出总体设计，画出系统框图。 2、详细写出各部分的设计