EDA交通灯程序设计.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA 交通灯程序设计 实验目的 学习较复杂数字电路系统的设计; 熟悉QuartusⅡ软件的使用方法; 学习VHDL 基本逻辑电路和状态机电路的综合设计应用。 实验基本原理 本实验中主要应用了状态机以及减法器的设计原理。在状态连续变化的数字系统设计中,采用状态机的设计思想有利于提高设计效率,增加程序的可读性,减少错误的发生几率。同时,状态机的设计方法也是数字系统中一种最常用的设计方法。一般来说,标准状态机可以分为穆尔(Moore)机和米利(Mealy)机两种。在穆尔机中,其输出仅仅是当前状态值的函数,并且仅在时钟上升沿到来时才发生变化。米利机的输出则是当前状态值、当前输出值和当前输入值的函数。 实验内容和要求 设计一个主干道和支干道十字路口的交通灯控制电路,要求如下: ①一般情况下,保持主干道畅通,主干道绿灯亮、支干道红灯亮,并且主干道绿灯亮的时间不得少于60s。 ②主干道无车,支干道有车,则主干道红灯亮、支干道绿灯亮,但支干道绿灯亮的时间不得超过30s。 ③每次主干道或支干道绿灯变红灯时,黄灯先亮5s。 设计要求: 有MR(主红)、MY(主黄)、MG(主绿)、CR(乡红)、CY(乡黄)、CG(乡绿)六盏交通灯需要控制; 交通灯由绿转红有5秒黄灯亮的间隔时间,由红转绿没有间隔时间; 系统有MRCY、MRCG、MYCR、MGCR四个状态; 乡间公路右侧各埋有一个传感器,当有车辆通过乡间公路时,发出请求信号S=1,其余时间S=0; 平时系统停留在MGCR(主干道通行)状态,一旦S信号有效,经MYCR(黄灯状态)转入MRCG(支干道通行)状态,但要保证MGCR的状态不得短于一分钟; 一旦S信号无效,系统脱离MRCG状态。随即经MRCY(黄灯状态)进入MGCR状态,即使S信号一直有效,MRCG状态也不得长于30秒钟。 所需器材 ①PC机一台 ②Quartus II软件 ③EDA实验箱一台 ④下载电缆一根(已接好) ⑤导线若干 实验步骤 用文本输入法设计交通信号控制器 由实验要求写出设计思路如下: 主、支干道各设有一个绿、黄、红指示灯,两个显示数码管。 主干道处于常允许通行状态,而支干道有车来才允许通行。当主干道允许通行亮绿灯时,支干道亮红灯。而支干道允许通行亮绿灯时,主干道亮红灯。 当主、支干道均有车时,两者交替允许通行,主干道每次放行60s,支干道每次放行30s,在每次由亮绿灯变成亮红灯的转换过程中,要亮5s的黄灯作为过渡,并进行减计时显示。整个交通控制器的状态转换图如下图示(仅画出主干道状态转换图,支干道类似): 主干道状态转换图 程序如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY AAA IS PORT(CLK0,RST,S:IN STD_LOGIC; OUT1,OUT2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); C,M:BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0); MR,MY,MG,CR,CY,CG:OUT STD_LOGIC); END ENTITY; ARCHITECTURE BBB OF AAA IS SIGNAL C1,C5,C30,C60,M1:STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL CLK,EN5,EN30,EN60,RST5,RST30,RST60:STD_LOGIC; TYPE STATES IS(MGCR,MYCR,MRCY,MRCG); SIGNAL STATE:STATES; BEGIN PRO0:PROCESS(CLK0) begin if (clk0event and clk0=1) then clk=not clk; end if; end process; pro1:PROCESS(RST,RST5,EN5,CLK,C5) BEGIN IF RST=1 OR RST5=1 THEN C5 ELSIF CLKEVENT AND CLK=0 AND C500000000 THEN IF EN5=1 THEN C5=C5-1; END IF; END IF; END PROCESS;--四秒倒计

文档评论(0)

638922bb + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档