第7章非连接型快速分组交换.ppt

1）逐跳选项首部，包括字段： 下一首部：标示紧跟在本首部后面的下一个首部的类型。 扩展首部长度：指明本扩展首部的长度 选项：可变长，可包含一个或多个选项，每个选项有包括三个字段：选型类型；长度；选项数据。至今规定了两个逐跳选项，特大载荷选项和路由器提醒选项。 2）分片首部，IPv6将分片功能限制在源节点实现，传送路径路由器不实现分片。它包括字段： 下一个首部：标识下个首部类型。 保留： 分片偏移量：标志本片在原IP数据报的数据部分的相对位置 预留： M标志：1表示后面还有数据片，0表示这是最后一片 标识符：用来唯一标识分片前的原始数据报。 3）路由选择首部，它的字段有： 下一个首部：标识紧接的下一个首部的类型。 扩展首部的长度：指明本扩展首部的长度 路由选择类型：指明路由选择方案 剩余跳数：任需访问的中间节点数 类型对应数据 4）目的节点选择首部 格式与逐跳选项首部的格式相同 * 7.5.2 路由器的基本结构 路由器分为路由选择部分和分组转发部分，路由选择部分的作用是执行路由协议，建立和更新路由表。分组转发部分包括交换网络和输入、输出端口，完成分组的转发。 每个输入端口都有一个转发表，转发表从路由表中得到。转发表的每个表项包含要到达的目的网络地址、相应的输出端口号、MAC地址(通过ARP得到)。转发表常用硬件实现，以确保高速转发。 输入端口对输入的分组要依次进行物理层、数据链路层和网络层的处理。如果分组是携带路由信息的分组，则将分组送至路由选择部分处理，如果分组是数据分组，根据分组首部目的IP地址查转发表，决定分组的输出端口。 交换网络把分组输出到相应的输出端口。输出端口将分组装帧，在物理层完成处理后，以比特流输出。 * 路由器结构及分组转发过程 在输入端口中得不到及时处理，或者发生输出端口冲突的分组在输入缓存中存储。当交换网络发送分组的速率大于输出链路速率时，分组在输出缓存存储。 * 路由器中的输入/输出缓存 分组在路由器的输入端口和输出端口都可能会在队列中排队等候处理。若输入或输出队列发生溢出，就会造成分组的丢失。 * 7.5.3 高性能路由器关键技术概述 路由器的性能主要有：容量，端口数，端口速率，分组转发处理能力。高性能路由器，主要是指大容量、线速路由器。 对于高性能路由器来说，其高速处理能力几乎贯穿路由器的每一个实现环节，如路由表的查找、内存的访问、分组的调度等。 新一代高性能核心路由器的体系结构通常都是基于集群结构设计的，内连网络的性能直接影响路由器集群的整体交换性能。为了减小分组在内连网络中经历的时延，可以采用不同的交换机制，目前研究较多的交换机制包括分组交换、虫孔交换和虚切通交换。 下面将详细叙述高性能路由器涉及的关键技术问题。这些技术包括线速缓存、转发表快速查找、内连网络结构及交换机制等。 路由器输入链路速率的不断提高，给缓存器提出两个要求：读写速率高和存储容量大。 输入链路速率为40G/s，分组长度为40字节时，存储器读写一个分组的时间是4ns。 缓存器的容量要能满足网络内拥塞控制机制的要求：互联网中源端对于拥塞控制的响应时间为端到端往返时间RTT。设路由器输入链路的速率为R，在此期间，路由器收到的比特数可能会达到R×RTT。为防丢失，缓存器容量应为R×RTT。当R=40G/s，RTT=0.25s时，需要缓存器容量为1.25G字节。 SRAM速率快、容量小，DRAM容量大、速率低。 * 7.5.4 线速缓存技术 对DRAM数据线并行扩展时，不同的DRAM块地址总线是相同的。图中一次向一个地址要读写320字节的数据。一次有可能向DRAM块中写入两个分组。但如果两个分组要写入两个队列，就不能使用一个地址。为解决这一问题，需要采用DRAM/SRAM混合结构。 * DRAM的并行读写 通过对多块DRAM的并行读写，可以提高DRAM的读写速率。 * SRAM/DRAM混合结构 SRAM和DRAM都分为Q个队列，SRAM与DRAM之间的数据宽度b=2RT 。 使用混合结构，可以分队列存储分组。SRAM可线速读写，用来暂存分组，输入的分组先写入SRAM尾部队列，再由SRAM写入DRAM。输出分组时，先把分组从DRAM读出到SRAM头部队列，再由SRAM输出。 * 7.5.5 路由快速查找技术 随着路由器接口速度的不断提高，使用软件方法实现高速路由查找越来越困难。目前已经广泛使用的STM-16(