[信息与通信]可编程电路.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[信息与通信]可编程电路.ppt

第十章 可编程逻辑器件PLD (Programmable Logic Devices) PLA: 可编程逻辑阵列 Programming Logic Array PAL: 可编程阵列逻辑 Programming Array Logic GAL: 通用阵列逻辑 General Array Logic CPLD:复杂可编程阵列逻辑 Complex Programmab1e Logic Dvice FPGA:现场可编程门阵列Field Programmable Gate Array ISP : 在系统可编程器件 In System Programing PROM:可编程只读存储器 Programming Read Only Memory RAM: 随机存取存储器 Random Access Memory 数字系统设计方式: 可编程逻辑器件(PLD) PLD(可编程逻辑器件)是一种可以完全替代TTL系列及CMOS系列的新型电路,只要有数字电路基础,会使用计算机,就可以进行PLD的开发。PLD的在线编程能力和强大的开发软件,使工程师可以在几天,甚至几分钟内就可完成以往几周才能完成的工作,并可将数万门的复杂设计集成在一颗芯片内。PLD技术在发达国家已成为电子工程师必备的技术,我们希望通过这个网站将为广大PLD用户提供尽可能全面和系统的资讯.... PLD的发展过程 可编程逻辑器件(PLD) 随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中,因而出现了大规模可编程逻辑器件,其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。 可编程逻辑器件(PLD) 其后,出现了一类结构上稍复杂的可编程芯片,即可编程逻辑器件(PLD),它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成,而任意一个组合逻辑都可以用“与—或”表达式来描述,所以, PLD能以乘积和的形式完成大量的组合逻辑功能。 可编程逻辑器件(PLD) 通用阵列逻辑GAL (Generic Array Logic)是在PAL的基础上发展起来的,如GAL16V8, GAL22V10 等。它采用了EEPROM工艺,实现了电可擦除、电可改写,其输出结构是可编程的逻辑宏单元,因而它的设计具有很强的灵活性,至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能,但其过于简单的结构也使它们只能实现规模较小的电路。 可编程逻辑器件(PLD) FPGA, CPLD和其它类型PLD是由三大部分组成的: 一个二维的逻辑块阵列,构成了PLD器件的逻辑组成核心。 输入/输出块。 连接逻辑块的互连资源,连线资源由各种长度的连线线段组成,其中也有一些可编程的连接开关,它们用于逻辑块之间、逻辑块与输入/输出块之间的连接。 可编程逻辑器件(PLD) 兰色:逻辑单元 红色:连线资源 黄色:输入输出块? 可编程逻辑器件(PLD) 在系统编程(In System Programing)的连接 §10.1 可编程器件 基本结构和基本单元 10.1.2 可编程器件的基本单元 3. PLD的三中连接方式: 5. PLD或门 10.1.3 PLD的输出和反馈结构 2. 可编程输入/输出结构 时序型PLD 3. 寄存器输出结构 4. 异或结构 小规模PLD电路及PLD的表示方法 简单PLD电路 小规模PLD电路及PLD的表示方法 小规模PLD电路及PLD的表示方法 PROM可以表示为PLD 可编程阵列逻辑器件(PAL) 可编程阵列逻辑器件(PAL) 可编程阵列逻辑器件(PAL) PAL16L8的逻辑电路图 可编程阵列逻辑器件(PAL) §10.2 通用阵列逻辑GAL (General Array Logic ) 特点: EEPROM工艺(EECMOS) 与—或阵列结构 输出逻辑宏单元OLMC GAL分为两大类: 与阵列可编程,或阵列固定。 GAL16V8、ispGAL16Z8、GAL20V8等。(与PAL类似) 与阵列和或阵列都可编程。 如GAL39V18等。(与PLA类似) GAL型号一般形式:GAL m V n m—最大输入端数目;n—最大输出端数目; V—通用阵列逻辑器件。 可编程通用阵列逻辑器件(GAL) GAL16V8基本结构 20引脚 最多16输入端 内含8个OLMC,最多8个输出端 (P242图10-28) 可编程通用阵列逻辑器件(GAL) 可编程通用阵列逻辑器件(GAL) 五个主要部件

文档评论(0)

mwap + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档