CSDADC中文.pdf

® CapSense Sigma-Delta 调制和 ADC 数据手册 CSDADCV 1.20 001-66832 Rev. ** CapSense Sigma-Delta Plus ADC Copyright © 2005-2011 Cypress Semiconductor Corporation. All Rights Reserved. ® PSoC 模块 API 存储器 （字节）典型值 引脚 （每个外 资源 数字 模拟 CT 模拟 SC 闪存 RAM 部 IO） CY8C24x94、CY8CLED0xD、CY8CLED0xG。闪存、RAM 和引脚的使用因传感器数量和配置而异。 带有 1 个传感器、基 3 1 2 1257 34 2-5 于 PRS16 的用户模块 带有 1 个传感器、 1 1 2 1185 32 2-5 PRS8-based 的用户模 块 有 1 个传感器的预分 1 1 2 1185 32 2-5 频器时钟源 有 1 个传感器的 VC2 0 1 2 1170 1170 1 时钟源用户模块 每个附加的 Cap-Sense - - - 2 10 1 按键 使用带有五个元件的电 - - - 1197 79 5 容式滑条时，静态代码 和 RAM 增加 每个附加的滑条元件 - - - 2 10 1 使用滑条双工时，静态 - - - 0 滑块 *2 - 代码和 RAM 增加 特性和概述 允许在不使用单独可加载配置 PSoC Express 支持的情况下，扫描 CapSense 传感器并测量输入电压 N 使用在硬件中全部实现的 Sinc 滤波器来减少 CPU 开销和降低防锯齿要求 支持不使用数字模块的配置 ADC 特性： – 有二阶调制器的 Sigma-delta ADC – 数据为无符号或有符号 2 的补码格式 – 分辨率动态更改为 10,12 到 14 比特率 – 在 10 bit 分辨率情况下最大采样率为 31250 sps，在 14-bit 分辨率情况下最大采样率为 7812 sps – 输入范围由内部和外部参考选项定义 Cypress Semiconductor Corporation • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Document Number: 001-66832 Rev. ** Revised January 25, 2011