单片机原理与应用技术(第2版)电子课件第2章.pptVIP

第2章 MCS-51单片机的系统结构 2.1 MCS-51单片机的系统结构 2.2 CPU和时钟电路 2.3 存储器 2.4 并行I/O口 P0口既可作地址/数据总线使用，又可作通用I/O口用。当P0口作地址／数据总线使用时，就不能再把它当通用I/O口使用了。 作通用输出口时，输出级属漏极开路，在驱动NMOS电路时应外接上拉电阻。 作通用输入口使用时，应区分读引脚和读锁存器。读引脚时，应先向锁存器写“１”，这时输出级２个 FET截止，可用作高阻抗输入。 小 结 8051单片机内部结构包括CPU、程序存储器、数据存储器、并行I/O口、定时/计数器、串行口、中断系统、时钟电路等。 控制单片机节拍的是时钟脉冲，执行指令均按1定的时序操作。8051单片机的时钟信号有内部时钟方式和外部时钟方式。内部的各种微操作都以晶振周期为时序基准。 8051单片机的存储器在物理上设计成程序存储器和数据存储器两个独立的空间。片内有4KB的程序存储器和256B的片内数据存储器。 8051单片机有P0、P1、P2和P3共四个并行I/O口，每个端口各有8条I/O口线，每条I/O口线都能独立地用作输入或输出。各端口的功能不同，且结构上也有差异，通常P1口作为通用I/O口使用，P2口作为8位地址线，P0口分时复用作为低8位地址线和8位数据线，P3口使用第2功能。 单片机原理与应用技术（第2版）清华大学出版社 单片机原理与应用技术（第2版）清华大学出版社 2.1 总体结构 2.2 CPU和时钟电路 2.3 存储器 2.4 并行I/O口 小结 2.1.1 8051内部结构 2.1.2 引脚定义及功能 8051引脚排列 VCC：接+5V电源； VSS：接地； XTAL1和XTAL2：时钟引脚，外接晶体引线端。 P0.0～P0.7：P0口8位双向I/O口； P1.0～P1.7：P1口8位准双向I/O口； P2.0～P2.7：P2口8位准双向I/O口； P3.0～P3.7：P3口8位准双向I/O口。 RST/Vpd：RST是复位信号输入端，Vpd是备用电源输入端； ALE/ ：地址锁存允许信号输出端； ：程序存储允许输出端； /Vpp：程序存储器地址允许输入端。 2.1.3 片外总线结构 1. 数据总线 2. 地址总线 3. 控制总线 （1）运算器 累加器A 寄存器B 程序状态字寄存器PSW （2）控制器 程序计数器PC 指令寄存器IR 定时与控制逻辑 2.2.1 CPU结构 2.2.2 时钟电路 内部时钟电路 外部时钟电路 2.2.3 CPU时序 1、节拍与状态 把振荡脉冲的周期定义为节拍(用P表示)。振荡脉冲经过2分频后，就是单片机的时钟信号周期，其定义为状态(用S表示)。 2、机器周期 1个机器周期包含12个晶荡周期或6个时钟周期。 3、指令周期 指令的执行时间称作指令周期。 各指令的微操作在时间上有严格的次序，这种微操作的时间次序我们称作时序。 1、复位电路 复位目的是使单片机或系统中的其它部件处于某种确定的初始状态。 上电复位电路 按键与上电复位 2.2.4 复位电路 2、单片机复位后的状态 PC=0000H，所以程序从0000H地址单元开始执行； 启动后，片内RAM为随机值，运行中的复位操作不改变片内RAM的内容 ； 特殊功能寄存器复位后的状态是确定的 ： P0～P3=FFH，各口可用于输出，也可用于输入； SP=07H，第1个入栈内容将写入08H单元； IP、IE和PCON的有效位为0，各中断源处于低优先级且均被关断、串行通讯的波特率不加倍； PSW=00H，当前工作寄存器为0组。 8051存储器可以分成两大类： RAM：CPU在运行时能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。它用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。 ROM：是1种写入信息后不易改写的存储器。断电后，ROM中的信息保留不变。用来存放固定的程序或数据，如系统监控程序、常数表格等。 PC是16位的计数器，所以能寻址64KB的ROM。 8051内部有4KB的掩膜ROM，8751在内部有4KB的EPROM，而8031在内部没有程序存储器。 2.3.1 程序存储器 2.3.2 数据存储器 1、片内低128B RAM 低端32个字节分成4个工作寄存器组，每组8个单元。当前工作寄存器组的机制便于快速现场保护。 PSW的RS1、RS0 决定当前工作寄存器组号 寄存器0组 ：地址00H~07H； 寄存器1组 ：地址08H~0FH； 寄存器2组 ：地