ARM开发教程之ARM体系的嵌入式系统BSP的程序设计.docVIP

ARM开发教程之ARM体系的嵌入式系统BSP的程序设计公司在32位RISC的CPU开发领域不断取得突破，其结构已经从V3发展到V6。 　　BSP（Board Support Package）板级支持包介于主板硬件和操作系统之间，其功能与PC机上的BIOS相类似，主要完成硬件初始化并切换到相应的操作系统。BSP是相对于操作系统而言的，不同的操作系统对应于不同定义形式的BSP，例如VxWorks的BSP和Linux的BSP相对于某一CPU来说，尽管实现的功能一样，可是写法和接口定义是完全不同的。另外，仔细研究所用的芯片资料也十分重要，例如尽管在内核上兼容，但每家芯片都有自己的特色。所以这就要求BSP程序员对硬件、软件和操作系统都要有一定的了解。 　　本文介绍基于ARM体系的嵌入式应用系统初始化部分BSP的程序设计。本文引用的源码全部是基于HMS320C7202芯片设计，并已成功运行。 1 初始化过程 　　尽管各种嵌入式应用系统的结构及功能差别很大，但其系统初始化部分完成的操作有很大一部分是相似的。嵌入式系统的启动流程如图1所示。 　　1.1 设置入口指针 　　启动程序首先必须定义指针，而且整个应用程序只有一个入口指针。一般地，程序在编译链接时将异常中断向量表链接在0地址处，并且作为整个程序入口点。入口点代码如下： 　　ENTRY（_start） ；开始 　　1.2 设置异常中断向量表 　　ARM要求中断向量表必须放置在从0开始、连续8×4字节的空间内。各异常中断向量地址以及中断的算是优先级如表1： 中断向量地址 异常中断类型 异常中断模式 优先级（6最低） 0x0 复位 特权模式（SVC） 1 0x4 未定义中断 未定义指令中止模式（Undef) 6 0x8 软件中断（SWI） 特权模式（SVC） 6 0x0c 指令预取中止 中止模式 5 0x10 数据访问中止 中止模式 2 0x14 保留 未使用 未使用 0x18 外部中断请求（IRQ） 外部中断（IRQ）模式 4 0x1c 快速中断请求（FIQ） 快速中断（FIQ）模式 3 ???????????????????????????????????????????? 表1 各异常中断的中断向量地址以及中断的处理优先级?　　中断向量地址 异常中断类型 异常中断模式 优先级（6最低） 　　0x0 复位 特权模式（SVC） 1 　　0x4 未定义中断 未定义指令中止模式（Undef) 6 　　0x8 软件中断（SWI） 特权模式（SVC） 6 　　0x0c 指令预取中止 中止模式 5 　　0x10 数据访问中止 中止模式 2 　　0x14 保留 未使用 未使用 　　0x18 外部中断请求（IRQ） 外部中断（IRQ）模式 4 　　0x1c 快速中断请求（FIQ） 快速中断（FIQ）模式 3 　　每当一个中断发生后，ARM处理器便强制把程序计数器（PC）指针置为向量表中对应中断类型的地址值。因为每个中断向量仅占据放置1条ARM指令的空间，所以通常放置1条跳转指令或向程序计数器（PC）寄存器赋值的数据访问指令，使程序跳转到相应的异常中断处理程序执行。如果异常中断处理程序起始地址小于32MB，使用B跳转指令；如果跳转范围大于32MB，使用LDR指令。 　　另外，对于各未用中断，可使其指向一个只含返回指令的哑函数，以防止错误中断引起系统的混乱。 　　1.3 初始化存储系统 　　初始化存储系统的编程对象是系统的存储器控制器，一个系统可能存在多种存储器类型的接口，不同的存储系统的设计不尽相同。Flash和SRAM同属于静态存储器类型，可以合用一个存储器端口；而DRAM因为有动态刷新和地址线复用等特性，通常配有专用的存储器端口。其中，SDRAM必须在初始化阶段进行设置，因为大部分的程序代码和数据都要在SDRAM中运行。 　　在HMS30C7202中，与SDRAM配置有关的寄存器有4个：配置寄存器、刷新定时寄存器、写缓冲写回寄存器和等待驱动寄存器，需要根据实际的系统设计对此分别加以正确配置。 　　SDRAM的初始化过程如下：加电→延迟10ms（各具体SDRAM器件延时时间可能不同）→设置配置寄存器参数→延时→写刷新定时寄存器，设置刷新周期→延时→使能自动刷新→延时→设置模式寄存器（位于SDRAM内部）。 　　1.4 存储器地址分布重映射（remap）和MMU 　　系统一上电，程序将自动从0地址处开始执行。因此，必须保证在0地址处存在正确的代码，即要求0地址开始入是非易失性的ROM或Flash等。但是因为ROM或Flash的访问速度相对较慢，每次中断响应发生后，都要从读取ROM或Flash上面的向量表开始，影响了中断响应速度。一般程序执行后将SDRAM映射为地址0，并把系统程序加