原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA位加法器实验报告.doc
河南工业大学EDA技术 实验报告
专业 班级 姓名 学号
实验地点 6316+6515 实验日期 2013-9-23 成绩评定
一、实验项目
实验一 用原理图输入法设计4位全加器设计
二、实验目的
1.熟悉利用max-plus II的原理图输入方法来设计简单组合逻辑电路，学会层次化设计方法，并通过一个4位全加器的设计，学会利用EDA软件进行电子电路设计的详细流程。
2.学会对实验板上的FPGA/CPLD进行编程下载，用硬件验证自己的设计项目。
三、实验原理
一个4位全加器可以由4个1位全加器构成，加法器间的进位可用串行方式实现，即将低位加法器的进位输出与相邻的高位加法器的进位输入信号相接。而一个1位全加器可以按照课本中3.5.1小节介绍的方法来完成。现将1位全加器和4位全加器的电路原理图附在下面。
1、 1位全加器电路原理图：
2、 4位全加器电路原理图：
四、仿真结果及分析
对上述所示电路进行仿真，得到仿真结果如下：
A与B分别是加数与被加数，CI是进位输入信号，Co是进位输出信号，S是本位和，对上述仿真结果分析可知，当A[4..1]和B[4..1] 都为1时，输入进位信号为0，由于有一个进位，所以S为0进位输出co为1，与图相符合;当A[4..1]和B[4..1]分别为0和1时，输出S为1，由于进位为0故co为0，故仿真结果正确。与图中的结果相符。所以图中仿真结果是正确的，即4位全加器的设计是正确的。
五、硬件验证过程及结果分析
在完成编译、仿真以后，选择实验电路结构NO.1，键2（PIO7~PIO4）、键1（PIO3~PIO0）分别输入4位加数和被加数；键8（PIO49）输入进位信号Cin；数码管5（PIO19~PIO16）显示相加的和S；D8（PIO39）显示进位信号Cout。根据所选用的芯片，引脚锁定后，编译通过后即可以进行硬件验证。
将文件下载至芯片后，按3次键2，按5次键1，数码管便显示7，再按1次键8，数码管便显示8。之后再按8次键2，数码管便显示1，D8亮起。与理论结果相符，硬件验证成功。
六、实验总结
1、在保存文件名字时不能出现汉字，因为外国的软件不能识别，也不能以数字开头，并文件名要和程序中的模块名一致，不然编译的时候会报错，当程序编译时的警告超过25个以上后，程序不能在目标板上正常执行。?
2、学会了怎么使用max-plus?II，新建工程与下载程序的方法等等。
3、意识到了理论和实践之间的差距，课本中的知识掌握的还不够扎实，需要再巩固和提高。
3
文档评论（0）