PCB设计交流.docVIP

高速PCB设计交流 1、数模分割问题 基本上, 将数模地分割隔离是对的。要注意的是信号走线尽量不要跨过有分割的地方(moat),以导致信号的回流电流路径(returning current path)变太大。 但是，数模地分割破坏了地层的连续性，使电流回路阻抗增大。在高频下，信号返回路径将沿着最小阻抗，即最小环路面积返回，数字信号和模拟信号的回路电流将分别各自得镜像路径返回，只要合理分区，它们不会相互干扰，所以处理数模地最好分区不分割。 当线路可以做到数模分区时，就不分割数模地，当不能做到数模分区时，就分割数模地。 2、数模地的连接 数模地的连接可用磁珠、0欧姆电阻、电感。 磁珠的等效电路相当于带阻滤波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪频率，以便选用适当型号。对于频率不确定或无法预知的情况，磁珠不合适。 0欧姆电阻相当于很窄的电流通路，可以看作一个带宽很大的噪声衰减器，能够有效地限制环路电流，使噪声得到抑制，但会增大电流返回路径阻抗。 电感把噪声转换为磁场能量，快速变化的磁场有可能反过来影响整个PCB。用于电源滤波回路，侧重于抑制噪声传导。 3、滤波电容的选取与放置 由于存在寄生参数，电容本身是一个谐振电路，电解电容和胆电容对低频噪声滤波效果较好，瓷介电容对高频噪声滤波效果较好。对于整个PCB板，噪声频谱分布范围大，采用大小电容并联，差值在两个数量级较好。 电源端放置大电容，电源噪声频率较低，大电容确保电源输出的稳定性，芯片电源引脚放置小电容，小电容谐振频率高，有效率除高频开关噪声。（Fknee的波长1/6）就没有太大作用了 4、串联端接及原理 串联端接是一种源端匹配技术。驱动器输出阻抗R0+串联电阻R=信号线的特征阻抗Z0。信号会在驱动器输出阻抗、串联电阻和传输线间实现电压分配，因而加在信号线上的电压实际只有一半的信号电压。比如驱动器发出2V的高电平，实际在传输线上传输的只有1V。 在接收端，通常情况下，接收器的输入阻抗更高，因而会导致大约同样幅度值信号的反射。因而接收器会马上接收到全部的信号电压（传输信号和反射信号之和），而反射信号电压会向驱动端传递。然而不会出现进一步的信号反射，这是因为串联的匹配电阻在接收器端实现了反射信号的终端匹配。这就是为什么串联端接电阻要放在源端。 串联端接的原理实际上是在接收端利用全反射、在源端抑制二次反射的匹配方法。 5、叠层设计 叠层设计要考虑的因素很多，包括PCB板结构的对称性、为信号提供最小的回流路径、电源与地的紧耦合、走线阻抗连续等。以普通十层板（顶层、地、信号、信号、电源、地、信号、信号、地、底层）来说明设计的一般规则。在布线时，尽量考虑相邻信号层垂直交叉走线，以减小层间串扰。主电源应和地相邻，实现紧耦合，减小电源平面的阻抗。在信号穿越层时，尽量使回流连续，即越层组合为第1层和第3层、第4层和第7层、第8层和第10层。 当然，在布线时不可能保证所有走线都以这样的方式来穿越叠层，这个时候如果信号线要求严格，我们就要另想办法来使回流连续。如果第1层上的信号线经由过孔到第10层，回路信号只好从第9层寻找回流路径，即寻找最近的接地过孔，如果附近不存在接地过孔，就需要人为的在过孔附近放置接地过孔，保证回流路径连续。这就是老外推荐的在高速存储器引脚处多打接地过孔的原因。 注意：相邻信号层垂直交叉走线的主要原理并不普通意义上的避免走线平行，而是避免回流路径重叠，通过减小走线间的互感来减小串扰。 6、参考层可以为电源层 任何低阻抗的平面都可以作参考层，电源层和地层一样也可以作参考层，只是在多数情况下，我们选择地层，因为地层完整、连续。 在设计PCB时，我们都在寻求电源层的最高程度利用，电源层一般被重复分割，不适合作回流层。如果由于叠层设计的限制，信号只有相邻电源层作参考层，而且信号还不得不跨越电源层的Moat时怎么办？ 这个时候就要在信号线的旁边跨接小电容。高速线跨分割区的时候，如果不加电容，那么这些高速线的回流就会绕过分割区，这样就会形成一个很大的环路，这样有如下问题：一是严重增加了信号路径的电感；二是有又可能同其他信号的回流路径环路重叠，使之在走线之间形成互感，增加串扰；三是大的环路还会形成大的对外辐射，还很容易接收到外界的干扰。但如果紧挨着高速线放置连接2个分割区的小电容的话，那么这些高速线就会增加一条通过电容的回路，也就解决了以上可能发生的问题。 回路电容值由那个高速信号的拐点频率(0.5/上升时间)决定,就是电容的谐振频率要和拐点频率差不多在一个数量级。 7、电源完整性基础 a、为什么要引入电源完整性？ 随着信号频率的增高和高速系统的密度增大，无噪声的电源分配成为了PCB设计的一个主要挑战。当快速翻转设备同时改变状态时，通过电源分