L数码数字钟设计—数码管.docVIP

下载本文档

0
0
约 3页
2015-08-07 发布于河南
举报
版权申诉

L数码数字钟设计—数码管.doc

1、本文档共3页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数码管选择 module choice(CLK,ENT,SEL,QS0,QS1,QM0,QM1,QH0,QH1,Q); input CLK,ENT; input [3:0] QS0,QM0,QH0; input [7:4] QS1,QM1,QH1; output [2:0] SEL; output [3:0] Q; reg [3:0] Q; reg [2:0] SEL; always @(posedge CLK or negedge ENT) begin if(~ENT) SEL=b000; else if(SEL==b101) SEL=b000; else SEL=SEL+1; end always @(SEL) begin case (SEL) b000: Q=QS0; b001: Q=QS1; b010: Q=QM0; b011: Q=QM1; b100: Q=QH0; b101: Q=QH1; default: Q=bzzzz; endcase end endmodule Cnt24 24进制 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY cnt24 IS PORT(CLK,RST:IN STD_LOGIC; Q0,Q1:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END cnt24; ARCHITECTURE one OF cnt24 IS SIGNAL EN1:STD_LOGIC; BEGIN PROCESS(CLK,RST) BEGIN IF RST=1 THEN Q0=0000; ELSIF CLKEVENT AND CLK=1 THEN IF (Q0=10001 OR Q1Q0THEN Q0=0000;ELSE Q0=Q0+1;END IF; END IF; IF (Q0=1001 OR Q1Q0 THEN EN1=1;ELSE EN1=0;END IF; END PROCESS; PROCESS(CLK,RST) BEGIN IF RST=1 THEN Q1=0000; ELSIF CLKEVENT AND CLK=1 THEN IF EN1=1 THEN IF (Q1Q0 THEN Q1=0000;ELSE Q1=Q1+1;END IF; IF (Q1Q0 THEN COUT=0;ELSE COUT=1;END IF; END IF; END IF; END PROCESS; END one; Cnt60 60进制 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY cnt60 IS PORT(CLK,RST:IN STD_LOGIC; Q0,Q1:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END cnt60; ARCHITECTURE one OF cnt60 IS SIGNAL EN1:STD_LOGIC; BEGIN PROCESS(CLK,RST) BEGIN IF RST=1 THEN Q0=0000; ELSIF CLKEVENT AND CLK=1 THEN IF Q0=10001 THEN Q0=0000;ELSE Q0=Q0+1;END IF; END IF; IF Q0=1001 THEN EN1=1;ELSE EN1=0;END IF; END PROCESS; PROCESS(CLK,RST) BEGIN