EDA实验指导书09.docVIP

EDA技术实验 指 导 书 重庆科技学院 自动控制工程实验室 2006-1 目录 第一章 GW48 EDA/SOPC系统使用说明 1 第一节 GW48教学实验系统原理与使用介绍 1 第二节 实验电路结构图使用说明 7 第二章 实验 11 实验一 QII开发环境及组合逻辑电路设计 11 实验二 七段数码管译码电路 14 实验三 计数器电路 16 实验四 计数器、分频器应用 18 实验五 ADC0809采样控制电路 20 实验六 波形发生器 23 附录一 实验电路结构图 26 图3-1 电路结构图NO.0 26 图3-2 电路结构图NO.1 26 图3-3 电路结构图NO.2 27 图3-4 电路结构图NO.3 27 图3-5 电路结构图NO.4 28 图3-6 电路结构图NO.7 28 图3-7 电路结构图NO.8 29 图3-8 电路结构图NO.9 29 图3-9 电路结构图NO.5 30 图3-10 电路结构图NO.6 31 图3-11 8位数码管扫描式显示电路（输入信号高电平有效） 31 图3-12 液晶与单片机以及FPGA的I/O口的连接 32 图3-13 GW_ADDA板插座引脚 32 图3-14 目标芯片万能适配座CON1/2 33 图3-15 编程下载接口 33 附录二 超高速A/D、D/A板GW_ADDA说明 34 图3-16 GWAC6/12 板AD_DA 板接口原理图 34 附录三 步进电机和直流电机使用说明 35 图3-17 电机引脚连接原理图 35 附录四 SOPC适配板使用说明 35 附录五 结构图信号与芯片引脚对照表 36 第一章 GW48 EDA/SOPC系统使用说明 第一节 GW48教学实验系统原理与使用介绍 一、GW48系统使用注意事项 a：闲置不用GW48系统时，必须关闭电源！！！ b：在实验中，当选中某种模式后，要按一下右侧的复位键，系统的监控模块复位，以使系统进入该结构模式工作，但对FPGA没有影响。 c： 该系统的实验电路结构是可控的。即可通过控制接口键，使之改变连接方式以适应不同的实验需要。因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化---重配置。这种“多任务重配置”设计方案的目的有3个：1、适应更多的实验与开发项目；2、适应更多的PLD公司的器件；3、适应更多的不同封装的FPGA和CPLD器件。系统板面主要部件及其使用方法说明如下。 以下是对GW48系统主板功能块的注释。 （1）模式选择键：按动该键能使实验板产生12种不同的实验电路结构。这些结构如第二节的13 张实验电路结构图所示。例如选择了NO.3图，须按动系统板上此键，直至数码管“模式指示”数码管显示“3”，于是系统即进入了NO.3 图所示的实验电路结构。 （2）适配板：这是一块插于主系统板上的目标芯片适配座，对于不同的目标芯片可配不同的适配座。附录五已列出多种芯片对系统板引脚的对应关系供实验时查用。 （3）ByteBlasterMV编程配置口：如果要进行独立电子系统开发、应用系统开发、电子设计竞赛等开发实践活动，首先应该将系统板上的目标芯片适配座拔下（对于Cyclone器件不用拔），用配置的10芯编程线将“ByteBlasterMV”口和独立系统上适配板上的10芯口相接，进行在系统编程（如GWDVP-B板）。“ByteBlasterMV”口能对不同公司，不同封装的CPLD/FPGA进行编程下载，也能对isp单片机89S51等进行编程。 （4）ByteBlasterII编程配置口：该口主要用于对Cyclone系列AS模式专用配置器件EPCS4和EPCS1等编程。 （5） 混合工作电压源：系统不必通过切换即可为CPLD/FPGA目标器件提供5V、3.3V、2.5V、1.8V和1.5V工作电源。见图3-14。 （6）JP5编程模式选择跳线：（仅GW48-PK2型含此）。如果要对Cyclone的配置芯片进行编程，应该将跳线接于“ByBtII”端，在将标有“ByteBlasterII”编程配置口同适配板上EPCS4/1的AS模式下载口用10芯线连接起来，通过QuartusII进行编程。当短路“Others”端时，可对其它所有器件编程。图3-15。 （7）JP6/JVCC/VS2编程电压选择跳线：跳线JVCC（GW48—PK2型标为“JP6”）是对编程下载口的选择跳线。对5V器件，如10K10、10K20、7128S、1032、95108、89S51单片机等，必须选“5.0V”。而对低于或等于3.3V的低压器件，如1K30、1K100、10K30E、20K300、Cyclone、7128B等一律选择“3.3V”一端。 （8）并行下载口：此接口通过下载线与微机的打印