LVDS原理及应用(精品).doc

LVDS原理及应用 设计高速电路的开发人员对差分线并不陌生，在本章中提到的高速数据通信接口应用的信号线是由差分对组成的，前面几节是从逻辑的角度来说明高速数据通信接口应用。为了让读者更加熟悉高速通信并行接口的差分对信号设计技术，本节从信号的物理特性角度及其PCB设计来说明高速通信并行接口的差分对信号LVDS(Low Voltage Differential Signaling)的原理及应用。(1)信号传输的种类 　　通常认为，信号传输有3种模式，即单端模式、共模模式和差分模式。单端模式通过一根连接驱动器和接收器的“线”由驱动器传输到接收器，然后通过“地平面”返回；共模模式由单端或多对差分线组成，信号通过返回路径或差分线传输，它通常是耦合到近端或远端信号源噪声的起因。因此它能干扰我们的电路，是EMI重要来源；差分模式由连接驱动器和接收器的一对极性相反的“线”组成，这对线称为“差分对”，即LVDS。差分对的传输利用两个输出驱动来驱动两条传输线，一条携带信号：另一条携带它的互补信号。所需的信号就是两条传输线上的电压差，它携带要传输的信号信息。 (2)LVDS的优缺点 　　LVDS的优点一是抗干扰能力强，由于是差分对，所以这对“线”会耦合得很好。当外界有干扰、串扰或不连续的返回平面时，是同时影响到这差分对的，所以相当于不影响；二是EMI影响小，主要原因是差分对的极性相反，到达到差分对的电磁场可以互相抵消；三是开关噪声影响小，主要原因是每个信号都有各自的返回平面，所以信号通过接插件或封装时不易受到开关噪声的影响；四是信号的接收能力强。在高噪声的情况下，由于信号是由差分对的差值决定，信号的值相当于单端信号的2倍，有放大信号的作用，所以在低信号电平的应用中接收能力显得非常优秀。LVDS一个最明显的缺点是多用了一根信号线，占用了多于两倍单端“线”的PCB面积；另一个缺点是设计复杂，需要在设计前了解许多设计规则。 (3)LVDS的常用DC参数 　　在LVDS中采用两个输出引脚来驱动1位的信号每个信号电压范围为1.125V～1.375V，并且各驱动一条传输线。其常用的DC参数如图1所示。 　　图1 LVDS的DC的参数 (4)LVDS的差分阻抗 　　对于LVDS来说，一个很重要的特性就是LVDS的差分阻抗Zdiff。特性阻抗Zo指的是恒定的瞬态阻抗，它是组成差分阻抗的基础。在实际设计中考虑到信号完整性，通常LVDS都会布成微带线或带状线，我们给出这两类线的差分阻抗如图1所示。从图中可以看出LVDS的差分阻抗其实是可以定制的，并不是固定不变。LVDS的差分阻抗是PCB布线和匹配电阻选择的基础，在设计PCB和做匹配时一定要注意收发两端的一致性。 (5)LVDS的匹配 　　为了消除信号的发射，任何传输线都需要匹配电路，LVDS也不例外。通常只需在终端横跨一个匹配电阻RT即可，其值等于传输线的阻抗值，位置越靠近接收端越好。大部分LVDS传输线设计的阻抗为100Ω。匹配如图2所示。 　　图2 LVDS的匹配 (6)LVDS的应用 　　在高速应用中，LVDS的PCB布线显得很重要，它直接影响到信号的完整眭，为了更好地进行PCB布线，下面给出－些设计规则如图3所示。 　　图3 LVDS的特性阻抗 　　差分阻抗中的W/S在0.4和0.8之间有助于抑制EMI和阻抗控制。 　　如要筹分线社表层 则布成微带线：如果在内层 则布成带状线。 　　各层信号线之间不成相互垂直。 　　尽量不要用过孔(Via)，如果必须使用的话，请参考信号完整性文档指导书。 　　LVDS的P和N端尽量等长，它们之间的Skew不要超过70度相位。 　　常用LVDS在FR-4材料下的线宽、线间距，以及所决定的阻抗值参如下表所示，其中Zo为LVDS的特性阻抗。 LVDS技术原理和设计简介１ LVDS介绍 ??? LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 ??? 几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。 ??? 减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。作为比较，ECL和PECL技术