八旁路和退耦.ppt

第8章 旁路和退耦 作用：可防止能量从一个电路传到另一个电路，进而提高配电系统的质量。 涉及区域：电源和接地层、器件、内部电源连接。 * EMC theory and application 退耦：去除从高频元件进入电源分配网络的射频能量。这些元件以一定的速度不停切换，同时消耗着同样速度变化的电能。退耦电容可以为器件和元件的直流电源提供局部本地化的能量来源，这对于抑制电路板上尖峰电流冲激的传播扩散至关重要。 旁路：将来自元件或线缆耦合的无用射频噪声从一个区域移往别处。旁路不仅对于实现滤波（有限带宽）功能相当关键，而且对于设置交流分路器防止干扰进入敏感区域也是不可或缺的。 储能：用于维持恒定的直流电压和电流，尤其是在元件所有管脚同时在接有最大容性负载的状态下切换时。也用于防止因元件dI/dt冲击而造成的电源跌落。 电容常见的用法 电容的物理特性 等效原理图 ESL ESR C 阻抗 等效串联电阻（ESR）是指电容器中能引起电阻性损耗的部分（金属电极板的分布电阻、内部电极与外端点的接触电阻等）。高频趋肤效应会使元件引脚的阻值升高，导致高频ESR要高于相应的直流ESR。 等效串联电感（ESL）从原理上讲是无损耗的。电容器的ESL值应在满足器件封装内电流承载能力的前提下尽量小。 为实现理想电容特性，电容器要有高电容C和低电感L，这样，其高频的总阻抗就不会升高。因此PCB上低阻抗退耦最好是通过电源平面和地平面结构实现，而不是通过分立器件。 类型 陶瓷介质 一个封装内有多个电容器 ESL很低 成本很高 容值很小 封装尺寸小 ESR很低 可靠性与成本比最优 容值从1～1000μF 封装尺寸属中小类 ESL值范围很宽，有些型号的ESR很低 大容值 大尺寸 低ESL和低ESR 有效使用期短 电容阵列 陶瓷电容 钽电容 电解电容 能量储存 逻辑器件状态切换时，理想情况下，退耦电容可以提供必须的电流，保证器件正常工作，双层板上使用退耦电容还可以抑制电源纹波 ΔI是电流变化；ΔV是允许的电压变化（纹波）；Δt是切换时间 对突变电流，退耦电容有一定的响应特性，通常可以用电容器的电流供给能力来表征其频域阻抗响应特性，也就是时域的电荷传递能力，挑选电容大都以此为衡量尺度 电源平面与地平面之间的低频阻抗直接对应着供电发生相对缓慢的变化时板上电压的变化程度 外部供电变化较快时，该响应阻抗即对应板上电压波动对时间的平均值，如果阻抗很低，即便供电发生突变，器件也能得到较多的电流供给 高频阻抗标示着当供电发生较快变化时板上所能提供电流的能力大小 假定有相同的电压突变，突变后最初始的几个纳秒时间内，电路板上100MHz以上的阻抗越低，其所能提供的电流量就越大 挑选旁路和退耦电容时，应该考虑的几个因素： 自谐振频率：在频率低于自谐振频率点时，电容器具有电容特性，高于自谐振频点以后，因受引脚和引线影响，电容器开始表现出电感特性，电感特性削弱了电容器的退耦或滤除电源和地之间射频干扰的功能。 介质材料：Z5U（钛酸钡陶瓷）：自谐振频率在1～20MHz范围，在频率高于自谐振频点后，该材料的性能开始下降，材料损耗明显增加，通常只能用于50MHz以下；NPO（钛酸锶）：温度特性好，高频特性较好，不能用于10MHz以下的退耦。 引脚电感：插装电容器和表面贴电容器 并联电容 在出现反谐振效应的谐振点附近，并联后的阻抗要高于任一单独使用的电容器阻抗。 在500MHz频点，并联电容器的阻抗与单个电容器的阻抗几乎一致。 在120～160MHz范围，并联电容器的阻抗降低了约6dB。 图 两个电容器并联使用时的谐振效应 电源平面和接地平面用作退耦电容 多层电路板结构带来的好处：可以设置整层的电源和接地平面。 电源平面和接地平面间电容的计算： 电源和接地平面上的过孔带来的电感会使平面退耦电容达不到理论预期的效果 电源平面和接地平面作为退耦电容器时应注意： 对于标准TTL及其他低速逻辑器件，分立的退耦器件可以省去，但前提条件是：电源平面和接地平面之间足够接近，通常要求间距小于0.25mm，在负载为高速器件时则推荐0.13mm。 如果电源平面和接地平面电容器的自谐振频率刚好和其他所有分立电容器的自谐振频率相同，就会激发非常尖锐的谐振，导致宽频带退耦的性能被破坏。 低速器件工作在PCB电源平面和接地平面结构的谐振频率之下，不会出问题，但现在的逻辑器件工作频率很容易就会接近甚至超过这一关键的谐振频点。 平面电容和分立电容器的联合效果 使用电源平面做退耦电容有助于在高频抑制RF噪声 嵌入式电容 嵌入式电容技术的思想： 叠层的邻近设置：叠层间电感大都小于1nH 尽量不在电容和元件间布线 叠层顺序位置的合理设计 嵌入式电容的生产工艺： 采用间隔0.025mm介质的电源平面和接地平面结构 嵌入式电容的特点：