用于纳米集成电路可制造性设计的测试结构版图生成器设计.pdf

用于纳米集成电路可制造性设计的测试结构版图生成器设计 摘要 集成电路工艺达到超深亚微米与纳米技术节点，工艺变异降低器件与互连 参数的精确性，影响集成电路性能与成品率。采用测试结构版图自动生成的方 法，可以快速高效地生成针对集成电路工艺变异及其对器件与互连参数的影响 这一研究过程中所需的大量测试结构版图文件，具有积极的意义。 论文分析了当前的研究状况，介绍了集成电路工艺变异的内容及对集成电 路器件、互连以及电路性能的影响。论文介绍了互连参数的内容、受集成电路 工艺变异的影响及定性方法；阐述了用于互连参数定性的三类测试结构的版图 结构、测试原理与目标参数。测试结构版图生成器针对这三类测试结构，根据 版图层信息与测试结构规格信息，由程序实现测试结构版图自动生成的功能。 生成器程序采用模块化设计方法。主程序实现文档读入与测试结构信息识别、 分类、存储功能，控制三个子程序实现单类测试结构版图文件生成。生成器配 合集成电路后端设计开发环境，可以对所生成的测试结构版图文件进行检查与 验证。 论文展示了测试结构的工作原理流程图与程序流程图，以及利用生成器生 成的部分测试结构版图结果。实际操作过程中的检查与验证表明，此生成器可 以快速有效地自动生成正确的测试结构版图文件