Altera新型系列器件简介.ppt

第2章 Altera新型系列器件简介  2.1 MAX Ⅱ器件 在近15年CPLD发展和创新的基础上，Altera推出了低成本的CPLD——MAX?Ⅱ系列器件，这些器件采用新的查找表(LUT)体系，采用TSMC的0.18 μm嵌入Flash工艺，使其裸片尺寸仅为同样工艺器件的1/4。 MAX?Ⅱ系列和上一代MAX产品相比，成本降低了一半，功耗只有其1/10，同时保持了MAX系列原有的瞬态启动、单芯片、非易失性和易用性。新的系列器件容量翻了两番，性能是上一代MAX CPLD的两倍多，使消费类、通信、工业和计算机产品的设计者能够采用MAX?Ⅱ器件替代昂贵和不够灵活的小型ASIC和ASSP。 以下将介绍MAX?Ⅱ系列器件的主要特征。 1. 成本优化的架构 传统上，CPLD由基于宏单元的逻辑阵列块(LAB)和特定的全局布线矩阵组成。这种基于宏单元的构架，随着逻辑密度的增加，布线区域呈指数性增长，因此当密度大于512宏单元时，不具有高效的可升级性(见图2.1)。 由图2.1可见，在传统的CPLD架构中，随着LAB数量的增加，布线资源指数性增长，布线资源占据了裸片面积的主导地位。而MAX?Ⅱ CPLD架构中，随着LAB数量的增加，布线仅呈线性增长，因而可获得更多的裸片面积。 新型MAX?Ⅱ CPLD架构包括基于LUT的LAB阵列、非易失性Flash存储器块和JTAG控制电路(见图2.2)。多轨道连线设计采用最有效的直接将逻辑输入连接到输出的连线方式，从而获得了最高的性能和最低的功耗(更多关于MAX?Ⅱ架构的详细信息可参见《MAX?Ⅱ器件系列数据手册》)。 2. 低功耗 MAXⅡ器件是动态功耗较低的CPLD。图2.3给出了MAXⅡ和上一代MAX器件之间的功耗对比。 3. 高性能 MAXⅡ器件支持高达300 MHz的内部时钟，可为用户提供更高的系统级性能。与以前的MAX 7000A系列相比，MAX?Ⅱ器件内部性能提高了两倍。 通过改善布线结构，MAXⅡ器件管脚与管脚之间的延时与其他相同容量的CPLD相比大大降低，目前已降低到3.6 ns。 MAXⅡ系列管脚与管脚之间的最大延时见表2.1，其中tPD1和tPD2参数之间的区别见图2.4。 4. 用户Flash存储器 MAXⅡ CPLD内的用户Flash存储器是一个容量为8 K比特，用户可访问且可编程的Flash存储器块，可用于存储用户自己定义的数据。这相当于在MAX?Ⅱ器件内部集成了一个非易失性的存储器，从而可减少系统芯片数量和成本。 用户Flash存储器的典型应用是作为修订版本号或序列号存储器使用，可替代原先用于存储这类数据的串行电可擦除可编程只读存储器(EEPROM)。MAX?Ⅱ中的用户Flash存储器也可以替代通用的小容量Flash器件，这种器件经常用于存储ASIC、ASSP、模拟器件、微处理器或微控制器的初始化数据(见图2.5和图2.6)。 用户Flash存储器与JTAG电路及内核逻辑之间都有接口，用户可以灵活地采用各种方法对存储器进行读写操作。如果想把用户Flash存储器连接到一个标准总线，如串行外设接口(SPI)、并口等，可在Quartus?Ⅱ软件中通过一个基于GUI的宏功能(Megafunction)自动创建相应的接口(见图2.7)。 用户Flash存储器块内部分为两个区，每个区可以独立进行擦除、读和写操作。用户Flash存储器本身的接口采用一根串行地址/数据输入信号和一根串行数据输出信号。按地址索引的数据宽度是16比特，同时数据也以16比特一段地读出来。可选的自动增量选项允许用户向用户Flash存储器发出一个地址，然后使地址自动累加，从而访问连续地址中的数据。 使用Quartus?Ⅱ软件的Flash存储器宏功能(Megafunction)，用户可以选择用一个SPI接口、并口或者可编程逻辑例化的定制接口，作为与用户Flash存储器的接口。用户生成的宏功能将自动创建这些接口的逻辑。表2.2中列出了这些宏功能占用逻辑单元的情况。 5. 实时在系统可编程能力(ISP) MAX?Ⅱ器件支持实时在系统可编程(ISP)，允许用户编程正在工作的器件。这个功能使得用户可以快速地进行现场产品升级，而无须将设备断电之后再重新进行初始化配置。 MAX?Ⅱ器件中，将Flash配置块和可编程逻辑块分离，使得实时ISP成为可能。新的设计能够直接下载到器件中，也可以等到下一个上电循环的时候再加载。有了实时ISP功能，MAX?Ⅱ器件可以快速升级，不会因为系统停止运行或派遣人员去现场升级而产生昂贵的费用。 另外，实时ISP功能允许多个设计者同时操作一个器件，独立地更新该器件，而不会互相造成影响。图2.8所示的远程升级应用实例中，FPGA