chapter总线系统.ppt

  1. 1、本文档共70页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
chapter总线系统.ppt

6.3.2? 总线的定时 总线的一次信息传送过程,大致可分为如下五个阶段: 请求总线,总线仲裁,寻址(目的地址),信息传送,状态返回(或错误报告)  为了同步主方、从方的操作,必须制订定时协议。   定时:事件出现在总线上的时序关系。   1.同步定时 通信的双方采用统一时钟控制,在同步定时协议中,事件出现在总线上的时刻由总线时钟信号来确定。由于采用了公共时钟,每个功能模块什么时候发送或接收信息都由统一时钟规定,因此,同步定时具有较高的传输频率。  同步定时适用于总线长度较短、各功能模块存取时间比较接近的情况。 举例:读数据的同步时序 2.异步定时   在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件的出现,即建立在应答式或互锁机制基础上。在这种系统中,不需要统一的共公时钟信号。总线周期的长度是可变的。   异步定时的优点是总线周期长度可变,不把响应时间强加到功能模块上,因而允许快速和慢速的功能模块都能连接到同一总线上。但这以增加总线的复杂性和成本为代价。 不互锁 半互锁 全互锁 请求 回答 请求 回答 请求 回答 读数据的异步时序 【例3】 某CPU采用集中式仲裁方式,使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出请求,对应的BGi线则串行查询每个设备,从而确定哪个设备享有总线控制权。分析总线仲裁时序图。 解:从时序图看出,该总线采用异步定时协议。   当某个设备请求使用总线时,在该设备所属的请求线上发出申请信号BRi(1)。CPU按优先原则同意后给出授权信号BGi作为回答(2)。BGi链式查询各设备,并上升从设备回答SACK信号证实已收到BGi信号(3)。CPU接到SACK信号后下降BGi作为回答。(4)在总线“忙”标志BBSY为“0”情况该设备上升BBSY,表示该设备获得了总线控制权,成为控制总线的主设备(5)。在设备用完总线后,下降BBSY和SACK(6),释放总线。 在上述选择主设备过程中,可能现行的主从设备正在进行传送。此时需等待现行传送结束,即现行主设备下降BBSY信号后(7),新的主设备才能上升BBSY,获得总线控制权。 6.3.3 总线数据传送模式   当代的总线标准大都能支持以下四类模式的数据传送: 读、写操作   读操作是由从方到主方的数据传送;写操作是由主方到从方的数据传送。一般,主方先以一个总线周期发出命令和从方地址,经过一定的延时再开始数据传送总线周期。为了提高总线利用率,减少延时损失,主方完成寻址总线周期后可让出总线控制权,以使其他主方完成更紧迫的操作。然后再重新竞争总线,完成数据传送总线周 期。 块传送操作   只需给出块的起始地址,然后对固定块长度的数据一个接一个地读出或写入。对于CPU(主方)、存储器(从方)而言的块传送,常称为猝发式传送,其块长一般固定为数据线宽度(存储器字长)的4倍。 写后读、读修改写操作   只给出地址一次,或进行先写后读操作,或进行先读后写操作。前者用于校验目的,后者用于多道程序系统中对共享存储资源的保护。这两种操作和猝发式操作一样,主方掌管总线直到整个操作完成。 广播、广集操作   一般而言,数据传送只在一个主方和一个从方之间进行。但有的总线允许一个主方对多个从方进行写操作,这种操作称为广播。与广播相反的操作称为广集,它将选定的多个从方数据在总线上完成AND或OR操作,用以检测多个中断源。 例题4(P225) 十分明显,该总线系统采用同步定时协议。总线周期是在时钟信号CLK和CLK2定时下完成的,并与所有的机器周期保持时间上的同步。一个机器周期由2个CLK时钟周期组成(T1,T2节拍)。  机器周期1为读指令周期(W/R=0,D/C=0,M/IO=1)。在T1时间主方CPU送出ADS=0信号,表示总线上的地址及控制信号有效,在T2时间末尾,从方存储器读出指令并送到数据线D0—D31上,同时产生READY=0信号,通知CPU本次“读出”操作已完成。  机器周期2为读数据周期。除了D/C=1为高电平外,其余与机器周期1相同。  机器周期3为写数据周期。W/R=1,写入的数据由CPU输出到数据线D0—D31上。假如在一个机器周期内能完成写入操作,则在T2末尾由存储器产生READY=0信号。假如T2末尾尚未完成写入操作(图中所示),则READY=1,并将T2 延长一个时钟周期。CPU在后一个T2末尾检测READY=0,于是结束写入周期。T2可以多次延长,直到READY=0为止。读出周期也可按此方法处理。图中还示出总线的空闲状态,空闲状态仅有一个Ti节拍。只要总线继续空闲,可以连续出现多个Ti节拍。

文档评论(0)

000 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档