_FPGA的实现.pptVIP

* FPGA器件 FPGA 　现场可编程门阵列 　Field Programmable Gate Array 主要生产厂商 　Xilinx 　Altera * FPGA开发板 * 开发板主要部件 FPGA Xilinx? Spartan-IIE XC2S200E-6FT256C SPROM Xilinx XC18V02VQ44C 50 MHz oscillator * 器件标识 * 8051的设计与实现 设计流程 难点分析 设计验证 * 设计流程 确定指标 架构规划 时序规划 模块实现 设计验证 * 8051设计的主要指标 8位CPU 128 B的片内数据RAM 最多4 KB的片内程序ROM 4个8位双向I/O端口 指令集的部分实现 * 设计难点 模块的划分 控制器的实现 * 模块划分原则 划分后最底层的逻辑块应适合用逻辑语言进行表达 相似的功能应设计成共享的基本模块 接口信号尽可能少 同层次的模块之间在资源和I/O分配上尽可能平衡 * 　 ALU 串行控制器 RAM 定时/计数器 控　制　器 串行控制器 定时/计数器 ROM RAM 核心模块 顶层模块 clk reset all_t0_i all_t1_i all_rxd_i int0_i int1_i p0_i p1_i p2_i p3_i all_rxdwr_o all_txd_o all_rxd_o p0_o p1_o p2_o p3_o 8051模块示意图 * 顶层（TOP）模块划分 8051核心模块 内部RAM模块 内部ROM模块 外部RAM模块 * 8051核心模块划分 ALU模块 串行控制器模块 定时/计数器模块 控制器模块 * 8051顶层 内部RAM 8051核心 内部ROM 外部RAM 定时/计时器 ALU 串行控制器 控制器 加、减法运算 乘法运算 有限状态机 存储控制 多路选通 8051模块分层结构 * 各模块占用资源的统计数据 模 块 名 称 组合逻辑 （slice） 时序逻辑 （触发器） I/O端口 bit 最 高 时 钟 频 率 MHZ 综 合 时 间 秒 占用率 ％ mc8051_top 1671 1417 65 39.4 153 71 mc8051_core 996 364 114 35.9 56 42 mc8051_alu 137 8 52 33.3 8 5 mc8051_control 966 351 158 40.1 54 41 mc8051_ram 881 1032 26 155.7 62 37 mc8051_rom 39 8 15 10 1 * 控制单元的功能 指令译码 时序控制 存储器控制 * 以MOV A，direct指令为例： 控制信号 功 能 S_data_mux 数据暂存器选通 S_adr_mux 数据地址暂存器选通 S_pc_inc_en 程序计数器增加使能 S_regs_wr_en 寄存器写使能 S_nextstate 下一状态 * CLK S_data_mux s_adr_mux s_pc_inc_en s_regs_wr_en Rom_data Ram_data Ram_adr FETCH EXEC1 EXEC2 * 验证程序 MOV P1, 00H MOV P2, FFH s1: JNB P2.1, s1 s2: JB P2.1, s2: MOV P0 , FFH MOV A , P0 MOV P1, P0 MOV P2 ,FFH s3: JNB P2.1, s3 s4: JB P2.1, s4: MOV P1, P0 MOV P2, FFH s5: JNB P2.1, s5 s6: JB P2.1 , s6 MOV P0 , FFH ADD A, P0 MOV P1 , A SJMP s1: * 加法程序演示 操作过程： 1.系统复位 2.设置被加数09H 3.设置加数11H 4.得到执行结果1AH * 几点体会　 对电路必须有较好的掌握 必须熟练掌握硬件描述语言 熟悉开发工具的使用 对所设计的系统有透彻的的理解 * 8051单片机 在FPGA上的实现 　　　　　　报告人：张　杰 * 报告的主要内容 相关背景知识 设计的分析与实现 几点体会 * 相关背景知识 MCS－51简介 VHDL硬件描述语言 FPGA器件 * MCS－51简介 MCS－48：I