基于FPGA的数控移相正弦信号发生器设计.pdfVIP

巴PGA的数控移相正弦信号发生器设计 正弦信号发生器作为电于技术领城中最譬车的电子仪 器，广泛应用于航空航天测控．通信系统、电子对抗、电子测 。糯瑶踟咽 量、科研辞各个钡域巾。如今．散控正弦信号发生器因为其 输出幅值稳定、输出频率连续可调等优点．且随着大规模集 成电路的发展．各种数字式正弦渡发生器层出不穷．输出正 … 弦淀频卑范围越来越大，失真度也越牟越小．近年米信号发 ．．稚_，： 生器的性能指标得副了快速提高，在追求高精度、可靠性-参 罔一数控移相正弦信号发生器累统结杓框田 散可调性，高性价比方面都有了显著的提高·数控移相正弦 转换单元用FPGA实现．再将输出信号进入DAC器件．最后 佰号发生器等功能更加完荐的渡形发生器不断问世·而且正 通过低通滤渡器输出所需模拟波形．波形产生过程如罔二所 朝着产生更高质量的波形发展·当前信号发生器总的趋势是 示： 多功能·多用途’自动化和智 能化方向发展．高频．II I 。I f I 1数控移幅正弦波发生矗系统设计框架—J_LJ—l上L-JJJ上LT—，Tr广 I 根据设计思路和设计目的蛤出了设计框图．如图一所 a b l — t聃●_*-t“●-- 不· 2觳控移相正弦波发生嚣系统设计魇理，J—厂L1．。／，^＼ 数控移相正弦信号发生器主要包括频率累加器、相位幂 c 、r， cl＼—／ 加器、相位／㈣fROM表)、数横转换器队丑低通 。‘。‘‘。。‘。。。。。‘ 滤波单元等儿千部分·频牵累加器、相位累加器l相位／幅度 田二波形产生过程 —J2L 科科技广场技广场 2010.82010.8 由系统结构框图可以看出， 使用的相位累加器由 32 位 改变输出频率。 地址输入端应有两路可以控制其读取数据的 加法器与 32 位累加寄存器级联构成。 每来 1 个时钟脉冲,加 地址，且两路地址输入端还应具有自动循环移位相加频率控 法器将频率控制数据与累加寄存器输出的累积相位数据相 制字的功能。 加,把相加后的结果送至累加寄存器的数据输入端。 累加寄 对正弦波周期信号抽取 1024 个点， 将这些点所对应的 存器将加法器在上 1 个时钟作用后所产生的新相位数据反 样值存储到 FPGA 的 ROM 中， 然后用两路 DDS 地址发生 馈到加法器的输入端, 以使加法器在下 1 个时钟的作用下继 器即二进制计数器的低 8 位 Q0 一 Q7 作为地址去寻址双路 续与频率控制数据相加。 这样,相位累加器在参考时钟的作 ROM 。 这祥 ROM 对应地址的样值送 DAC0832 进行 D/A 转 用下,进行线性相位累加,当相位累加器累积满量程时就会产 换就可以得到两路正弦波形。 只要改变计数器的输人脉冲频 生 1 次溢出,完成 1 个周期性的动作,这个周期就是 DDS 合 率，就可以改变 ROM 数据的输出频率。 通过改变其中一路 成信号的 1 个频率周期, 累加器的溢出频率就是 DDS 输出 读取 ROM 的起始地址值， 而另一路的起始地址值不变，即 的信号频率。 用相位累加器输出的数据作