Verilog语言复习.ppt

第一章 Verilog语言简介 学习目标 了解Verilog的特点； 了解Verilog的发展历史； 了解Verilog的主要应用； 掌握Verilog的抽象级别； 术语定义(Terms and Definitions) 硬件描述语言HDL：描述电路硬件及时序的一种编程语言 仿真器：读入HDL并进行解释及执行的一种软件 抽象级：描述风格的详细程度，如行为级和门级 ASIC：专用集成电路(Application Specific Integrated Circuit) ASIC Vender：芯片制造商，开发并提供单元库 Bottom-up design flow ：一种先构建底层单元，然后由底层单元构造更大的系统的设计方法 Top-down design flow ：一种设计方法，先用高抽象级构造系统，然后再设计下层单元 RTL level：寄存器传输级(Register Transfer Level)，可综合的一种设计抽象级 Tcl：Tool command Language，向交互程序输入命令的描述语言 什么是硬件描述语言HDL 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言 这种特殊结构能够： 描述电路的连接 描述电路的功能 在不同抽象级上描述电路 描述电路的时序 表达具有并行性 HDL主要有两种：Verilog HDL和VHDL Verilog起源于C语言，因此非常类似于C语言，容易掌握 VHDL起源于ADA语言，格式严谨，不易学习 VHDL出现较晚，但标准化早，IEEE 1706-1985标准 Verilog的历史 Verilog HDL是在1983年由GDA(GateWay Design Automation)公司的Phil Moorby所创。Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人。 在1984~1985年间，Moorby设计出了第一个Verilog-XL的仿真器。 1986年，Moorby提出了用于快速门级仿真的XL算法。 1990年，Cadence公司收购了GDA公司 1991年，Cadence公司公开发表Verilog语言，成立了OVI(Open Verilog International)组织来负责Verilog HDL语言的发展。 1995年制定了Verilog HDL的IEEE标准，即IEEE1364。 2001年推出Verilog-2001标准 2005年推出Verilog-2005标准，即SystemVerilog Verilog的用途 Verilog的主要应用包括： ASIC和FPGA工程师编写可综合的RTL代码 使用高抽象级描述仿真系统，进行系统结构开发 测试工程师用于编写各种层次的测试程序 用于ASIC和FPGA单元或更高层次的模块的模型开发 抽象级(Levels of Abstraction) Verilog既是一种行为描述的语言也是一种结构描述语言。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别包括： 抽象级(Levels of Abstraction) Verilog可以在三种抽象级上进行描述 抽象级(Levels of Abstraction) 各级描述风格之间的Trade-offs 抽象级(Levels of Abstraction) 复习 学习目标 基本词法：空白符、注释、常量、字符串、标识符 编译指令 基本语法： - 模块结构 - 端口定义（input、output、inout） - 数据类型（net、register、parameter） - 功能描述（assign语句、always语句） Verilog语言结构 Verilog-2001语言结构 模块实例化 (构成层次体系) 空白符和注释 整数常量和实数常量 整数的大小可以定义也可以不定义。整数表示为： sizebasevalue 其中 size ：十进制数表示的二进制位数(bit)，缺省为32位 base：数基，可为b、o、d、h进制，缺省为10进制 value：是所选数基内任意有效数字，包括X、Z。 实数常量可以用十进制或科学表示法表示。 整数常量和实数常量 整数的大小可以定义也可以不定义。整数表示为： 数字中（_）忽略，便于查看 没有定义大小(size)整数缺省为32位 缺省数基为十进制 数基(base)和数字(16进制)中的字母无大小写之分 当数值value大于指定的位数时，截去高位。如 2b1101表示的是2b01；小于指定的位数？ 实数常量 实数可用科学表示法或