74LS283加法器.docVIP

下载本文档

405
0
约小于1千字
约 6页
2015-08-23 发布于河南
举报
版权申诉

74LS283加法器.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验二组合逻辑电路实验—加法器一、实验目的：掌握加法器相关电路的设计和测试方法。掌握常见加法器集成芯片使用方法。二、实验原理：在组合逻辑电路中任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。常见加法器芯片：加减法电路常见芯片74LS183，74LS283,等三、实验内容一、实现两个BCD码的加法运算。要求：利用74LS283加法器来完成。根据实验要求列出真值表： S4 S3 S2 S1 Y S4 S3 S2 S1 Y 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 根据真值表得出逻辑表达式： Y=S4*S3+S4*S2 设计电路如下：字发生器内部参数：逻辑分析仪结论：二、实现两个四位二进制的减法要求：利用74LS283加法器来完成。要实现两个四位二进制的减法，只需把二进制码转化为对应的补码相加。源码与补码：源码补码 B4 B3 B2 B1 D4 D3 D2 D1 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 1 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 设计电路图：字发生器内部参数：逻辑分析仪结论：四、实验分析： 1、通过该实验，意识到自己对74LS283加法器的掌握还不过全面，实验设计过程中遇到很多困难。经过自己的努力，对74LS283加法器有了进一步的了解。 2、实验对于组合逻辑电路的设计能力的考验很重视，通过实验可以加强这方面的能力。 3、在做加法时，易忽略进位端对实验结果的影响，需注意。 4、在做减法时，对于二进制码转化为对应的补码的组合逻辑电路的设计尤为重要。另外，如果可以考虑到符号位就更好了！ ↑ 符号位