6章中断.ppt

在CPU和外设交换信息时，存在着快速CPU和慢速外设间的矛盾，机器内部有时也可能出现突发事件，为此，计算机中通常采用中断技术。 中断 CPU和外设并行工作，当外设数据准备好( 或有某种突发事件发生)时向CPU提出请求，CPU暂停正在执行的程序转而为该外设服务(或处 理紧急事件)，处理完毕再回到原断点继续执行原程序。 中断源 引起中断的原因,中断申请的来源，中断源 可以是I/O设备、故障、时钟、调试中人为设置。 中断优先级 当有多个中断源同时 向CPU申请中断时，CPU优先响应最需紧急处理的中断请求，处理完毕再响应优先级别较低的 ，这种预先安排的响应次序。 中断的嵌套 在中断系统中，高优先级的 中断请求能中断正在进行的较低级的中断源处理。 中断系统 能实现中断功能并能对中断进行管理的硬件和软件称为中断系统。 本章将讨论MCS51系列单片机的中断系统。 中断请求是在执行程序的过程中的随机发生的，中断系统要解决的问题是： 1）CPU在不断的执行指令中，是如何检测到随机发生的中断请求？ 2）如何使中断的双方（CPU方和中断源方）均能人为控制，允许中断或禁止中断。 3）由于中断产生的随机性，不可能在程序中安排调子程序指令或转移指令，那么如何实现正确的转移，以便为该中断源服务呢？ 4）中断源有多个，而CPU只有一个，当有多个中断源同时有中断请求时，用户怎么控制 CPU 按照自己的需要安排响应次序？ 5）中断服务完毕，如何正确地返回到原断点处？ 6.1 中断系统结构  8XX51有5个中断源，3个在片内，2个在片外，它们在程序存贮器中有固定的中断入口地址， 当CPU响应中断时，硬件自动形成这些地址，由此进入中断服务程序；5个中断源有两级中断优先级，可形成中断嵌套； 二、中断控制的有关寄存器  (1)中断的允许和禁止——中断控制寄存器IE IE寄存器的各位对应相应的中断源，如果允许该中断源中断则该位置1，禁止中断则该位0 。 EA：中断总控开关，是CPU是否响应中断的前提。 EA=1，CPU开中断; EA=0， CPU关中断。 ES： 串行口中断允许位， ES=1，允许串行口发送/接收中断； ES=0，禁止串行口中断。 ET1：定时器T1中断允许位， ET1=1，允许T1计数溢出中断； ET1=0，禁止T1中断。 ET0： 定时器T0中断允许位, ET0=1，允许T1计数溢出中断； ET0=0，禁止T0中断。 EX1： 外部中断INT1允许位， EX1=1，允许INT1中断； EX1= 0，禁止INT1中断。 EX0： 外部中断INT0允许位， EX0=1，允许INT0中断； EX0= 0，禁止INT0中断。 说明： IT0和IT1为外中断INT0 和INT1中断触发方式选择，若选下降沿触发则相应位置1；若选低电平触发 ，IT相应位置0。 某中断源有中断请求，该中断标志置1，无中断请求，该中断标志置0 TR0 和 TR1 为定时器T0和T1 工作启动和停止控制。 (3)中断优先级管理寄存器IP 五个中断源的优先级别由IP寄存器管理，相应位置1，则该中断源优先级别高，置0的优先级 别低。 MCS_51系列单片机的中断结构可以用图6.1示。 6.2 中断响应过程 一、中断处理过程 中断处理过程分为四个阶段：中断请求，中断响应，中断处理、中断返回。MCS－51系列单 片机的中断过程流程如图6.2所示。 中断请求、中断响应过程由硬件完成。 中断服务程序应根据需要进行编写。程序中要注意保护现场和恢复现场。 中断返回是通过执行一条RETI中断返回指令，使堆栈中被压入的断 点地址送PC，从而返回主程序的断点继续执行主程序。另外RETI还有恢复优先级状态触发器 的作用，因此不能以RET指令代替“RETI”指令。 若某个中断源通过编程设置，处于被打开的状态，并满足中断响应的条件，然而下面三种情况单片机不响应此中断： ①当前正在执行的那条指令没执行完； ②当前响应了同级或高级中断； ③正在操作IE、IP中断控制寄存器或执行RETI指令。在正常的情况下，从中断请求信号有效开始，到中断得到响应，通常需要3个机器周期到8个 机器周期。  对电平触发的外部中断，CPU在响应中