ch6时序逻辑电路.pptVIP

第 六 章时序逻辑电路 6.1 概 述 6.2 时序电路的分析方法 6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能，即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。 6.2.2 时序电路的状态转换表、状态转换图、 状态机流程图和时序图 一、状态转换表 例：用维-阻触发器结构的74HC175 二、移位寄存器（代码在寄存器中左/右移动） 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分：同步、异步 按计数过程中数字增减分：加、减和可逆 按计数器中的数字编码分：二进制、二-十进制和循环码… 按计数容量分：十进制，六十进制… 6.4 时序逻辑电路的设计方法 6.4.1 同步时序逻辑电路的设计方法 设计的一般步骤 一、逻辑抽象，求出状态转换图或状态转换表 1. 确定输入/输出变量、电路状态数。 2. 定义输入/输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。 3. 按设计要求列出状态转换表，或画出状态转换图。 二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。 三、状态分配（编码） 1. 确定触发器数目。 2. 给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程。 五、画出逻辑图 六、检查自启动 一、抽象、画出状态转换图 二、状态化简 用X（1位）表示输入数据 用Y（1位）表示输出（检测结果） 三、状态分配 取n=2，令Q1Q0的00、01、10为S0、S1、S2 则， 六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： 6.6用multisim分析时序逻辑电路 例:分析下图的计数器电路。求电路的时序图.说明这是几进制的计数器。 3、状态转换图 0000 1111 1010 0101 (a) (b) (c) (d) (e) (Q1Q2Q3Q4) 若取(a)为有效循环，则(b)—— (e)就为无效循环。 (a)的循环长度为 n=4, (n是触发器的位数） 从状态转换图知，此电路不能自启动。 接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。 1000 0100 0001 0010 1100 0110 1001 0011 1110 0111 1101 1011 （二）扭环形计数器 1、电路结构 2、反馈函数 3、状态转换图 若取(a)为有效循环，则(b)为无效循环。(a)的循环长度为2n。 在(a)循环状态中，由于电路每次状态转换时，只有一位触发器改变状态，因而将电路状态译码时不会产生竞争—冒险现象。 此电路不能自启动。接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。 D1 = Qn （a) (b) 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FF3 Q3 1D C1 FF4 Q4 D1 CP 0000 1000 0001 1110 1100 1111 0011 0111 1010 1101 0100 1011 0110 0101 1001 0010 （三）最大长度移位寄存器型计数器 1、最大长度 循环长度为2n-1 （除0以外） 2、一般电路结构 3、举例（以 n=3 为例） 1）电路结构 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FFn Qn D1 CP … … … 反馈逻辑 =1 =1 1D C1 FF1 Q1 1D C1 FF2 Q2 1D C1 FF3 Q3 D1 CP 3）状态转换图 (Q1Q2Q3) 001 100 010 101 011 111 110 000 4）此电路不能自启动。接入适当的反馈逻辑电路，能够使电路自启动（略）。 D1=Q2⊕Q3 2）反馈函数 4、常用3~12位最大长度移位寄存器式计数器的反馈函数 5、伪随机序列发生器 最大长度移位寄存器式计数器又称为m序列发生器或伪随机序列发生器，它除了作计数器以外，还可用于产生具有固定循环规律的脉冲序列。 寄存器的位数 反馈函数 D1=Q2⊕Q3 3 4 5 6 7 8 9 10 11 12 D1=Q3⊕Q4 D1=Q3⊕Q5 D1=Q5⊕Q6 D1=Q6⊕Q7 D1=Q2⊕Q3⊕Q4⊕Q8 D1=Q5⊕Q8 D1=Q7⊕