0910124 数字逻辑与数字系统设计 复习大纲.docVIP

《数字逻辑与数字系统设计》课程复习大纲一、课程目的和任务二、基本要求、→真值表→卡诺图→最简函数→指定逻辑门→逻辑电路的规范设计方法（ 如课本半加器的设计方法），适合变量少 ；2）功能表法：题意→功能表→逻辑函数→逻辑电路的设计方法（如课本中表4-11的方法），适合变量较多；3）题意→逻辑函数→逻辑电路的设计方法（如课本中原码变补码的方法），适合变量多。 课本第四章例题及练习题题型。 不要求掌握课本125页后降解的芯片，设计时允许根据需要灵活使用芯片。 7．集成触发器 (1)理解时序逻辑电路概述：基本概念，状态图和状态表的初步概念； (2) 掌握R-S、D、J-K、T功能表，使用R-S、D、J-K、T激励表； (3)熟悉触发器概念和种类； (4)理解触发器的空翻现象及其解决方法； （5）触发器的转换及应用：R-S、D、J-K、T间转换。 习题：课本1）5-1；2）5-5；3）将R-S触发器转换为T触发器。4）将D触发器转换为T触发器。 8．掌握同步时序逻辑电路的分析方法。 9．掌握同步时序逻辑电路的设计方法。 (1)形成原始状态表。MEALY和MOORE型原始状态图/状态表的表示方法； (2)状态化简：隐含表化简。注意正确使用等效与相容概念化简方法； (3)观察法状态化简。 (4)关于状态分配的讨论。 (5) 利用合并图、最小比覆盖表状态化简与电路的设计。 10．异步时序逻辑电路的分析与设计 (1)掌握脉冲异步时序逻辑电路的分析与设计；注意CP的设计； (2)掌握电平异步时序逻辑电路的分析与设计；波形图法与总态图法； (3)时序逻辑电路的竞争与险象，出现的原因及消除的方法。 练习要求：1）课本例题题型及典型（计数器、序列检测器、码制转换等）题型、；2）计数器与分频器的关系，高模数计数器的设计（例6-21）；3）状态分配冗余码的处理；4）课本习题6-1、6-3、6-5、6-6、6-7、6-11、7-5、7-9、7-10、7-11、7-12；5）竞争与险象电路的检测与防范。 11．脉冲产生与整形电路：一般理解。 (1) 555定时器； (2) 脉冲产生与整形电路及及其应用。 12．可编程逻辑器件：了解概念。 (1)只读存贮器：ROM、EPROM。 (2)可编程序逻辑阵列PLA； (3)可编程序阵列逻辑PAL。