DC-DC转换器中低压迟滞比较器的电路设计.pdfVIP

2011年 1月 西 安 邮 电 学 院 学 报 JarL2011 第 16卷 第 1期 JOURNALOFXI’ANUNIVERSITYOFPOSTSANDTELECOMMUNICATIONS Vo1．16No．1 DC—DC转换器中低压迟滞比较器的电路设计 徐静萍 (西安邮电学院 电子工程学院，陕西 西安 710121) 摘要 ：传统带隙电压基准和迟滞比较器需要至少2V 以上的输入 电压，而且 占芯片面积较大。针对低压微功耗的要 求，设计一种具有带隙结构的迟滞比较器电路，工作电压可低至 1．2V。整个芯片的静态电流只有4OuA。电路基 于Bipolar工艺设计，利用Hspice软件仿真，结果表明：根据产品的电池电压不同，设计效率高达85 ，迟滞比较器 的迟滞 电压为 8mV，翻转 门限电压随输入 电压和温度 的变化均很小。 关键词：DC-DC转换器；带隙基准；迟滞 比较器；Bipolar 中图分类号：TN402 文献标识码：A 文章编号：1007—32