半导体封装工艺面临的挑战.pdfVIP

维普资讯 基础知识HOWTOMAKEACHIP 半导体封装工艺面临的挑战 王志杰，飞思卡尔半导体中国有限公司 集 黧 k对IL材D较料层差比的K传(值导统热小的性于IL和3D机层)械所更强取脆度代，且时，具与，新金有相属的 层的粘结力跟传统的二氧化硅材料相 比也较小。低k材料的引入给半导体封 装中的划片和焊线工艺带来了挑战。 在划片工艺中金属层与ILD层 图2划片后的SEM照片 的分层与剥离 在低k晶片的划片过程中，最常见 的缺陷是芯片边缘金属层和ILD层的分 层(Delamination)或剥离(Peeling)。由于 低k材料本身所固有的特性 ，在低k晶 片的划片过程 中，经常可 以 在芯片边缘发 图3经过500次温度循环老化试验后的FIB 现严 重 的金属 分析 层与ILD层的分 层甚至是剥离 焊线工艺中焊线区金属层与 (图1、2)。 ILD层的羽离 图1划片时低kILD层与金属层的剥离 这种缺 陷在普 由于低k材料质地相对较软 ， 在焊线过程 中，由焊线机对焊线垫 通的非低k晶片 产生负面影响。 划片过程 中是不存在或极少出现的。 (BondingPad)施加的压力和超声波 铜金属具有比铝金属更低的电阻 新 的缺陷不仅降低了划片工序的成品 能量会使焊线垫及其下方金属／ILD层 率，采用铜互连不仅可以降低互连线 率，更严重的是它会使集成电路在使 产生杯状变形 (CuppingDeformation) 的线宽，还可以降低互连线的厚度， 用过程 中产生潜在的可靠性 问题 (图 (图4)，这种杯状变形减弱了超声波能 而低K值的层问绝缘材料可以有效地降 3)，这种分层或剥离在芯片随后的使 量到焊线区的有效传输 ，从而阻止了 低同一层中互连线之间的电容 ，减小 用过程中或可靠性试验中，随着工况 金铝两种原子的相互扩散。 交互干扰噪声和 电源功率消耗。铜互 条件的恶化而扩散 ，直至断裂 ，导致 初始的低k芯片的焊线评估显示， 连导线与较低K值的层问绝缘材料的引 集成电路的失效。 低k芯片对焊线程序参数 (焊线能量， 进，有效地解决了RC延迟的问题。 焊线力 )十分敏感 ，较小的焊线参 在半导体集成电路的制