CMOS集成电路设计基础.ppt

反相器的直流传输特性 (a) 电路； (b) 直流传输特性 1. AB段 在AB段， 0UiUTHN, IDN=0, N管截止， P管非恒流(饱和)导通， 有 Uo=UOH=UDD 2. BC段 UTHNUiUo+|UTHP| 即 UGDP=|Ui-Uo||UTHP| 3. CD段 当Ui进一步增大， 且满足 Uo+|UTHP|≤Ui≤Uo+UTHN N管和P管的电流相等， 根据电流方程： 令 则 且 可得反相器的阈值电压UiT为 4. DE段 随着Ui继续上升， 当满足 Uo+UTHNUiUDD+UTHP 时， N管退出恒流(饱和)导通， 进入线性导通区， 而P管仍维持在恒流(饱和)导通区。 N管做为P管的负载管， rdsn很小， 所以增益减小， Uo变化缓慢。 5. EF段 随着Ui进一步增大， 当满足 UDD+UTHP≤Ui≤UDD 时， P管截止， IDP=0, N管维持非饱和导通而导致Uo=0。 CMOS反相器功耗 1. 静态功耗PS 当Ui=0 时，V1截止，V2导通，Uo=UDD(“1”状态)。 当Ui=UDD(“1”)时，V1导通，V2截止，Uo=0(“0”状态)。 因此， 无论Ui是“0”或“1”， 总有一个管子是截止的， ID=0, 故静态功耗 PS=ID×UDD=0 2. 动态功耗(瞬态功耗)PD 1) 对负载电容CL充放电的动态功耗PD1——交流开关功耗 设输入信号Ui为理想方波。 当Ui由“0”→“1”时， 输出电压Uo由“1”→“0”, V1导通， V2截止， IDN使CL放电(反充电)， Uo下降。 反之, Ui由“1”→“0”时，输出电压Uo由“0”→“1”， V1截止， V2导通， IDP给CL充电， Uo上升。 因此， 在输入信号变化的一段时间内， 管子存在电流和电压， 故有功率损耗。 一周内CL充放电使管子产生的平均功耗 式中Tc为输入信号周期 Ui为非理想阶跃波形时引入的动态功耗PD2——直流开关功耗 对NMOS管， UGSN=Ui, 则: (1) 当UGSN=UiUTHN时，NMOS管截止; (2) 当UGSN=UiUTHN时， NMOS导通。 对PMOS管， UGSP=Ui-UDD, 则: (1) 当|UGSP|=|Ui-UDD||UTHP|时， PMOS管截止； (2) 当|UGSP|=|Ui-UDD||UTHP|时， PMOS管导通。 因此， 在t1～t2， t3～t4时间段内， NMOS管和PMOS管同时导通， iDN=iDP≠0, UDSN、 UDSP 也不为0， 产生瞬态功耗PD2， 该电流贯穿NMOS管和PMOS。 设电流峰值为IDM， 其平均电流近似为IDM/2, 那么， 电源供给的平均功率(也就是管子消耗的平均功率)为 式中： tr=t2-t1——Ui的上升时间； tf=t4-t3——Ui的下降时间。 总的反相器功耗  PD=PD1+PD2  由以上分析可得结论： 要降低功耗， 必须要按比例减小管子的尺寸(CL减小)， 特别是减小供电电压UDD。 CMOS反相器的门延迟、 级联以及互连线产生的延迟 1. CMOS反相器的延迟分析模型 用于CMOS反相器延迟分析的RC模型如图所示， 将管子导通时的电流电压关系等效为一个电阻， 其中RP表示P管导通时的等效电阻， RN表示N管导通时的等效电阻； RL为连线电阻， CL为负载电容。 如果反相器级联， 那么CL代表下一级反相器的输入栅电容。 CMOS反相器上升时间tr、 下降时间tf、 延迟时间td的计算 1) tr、 tf、 td的定义 tr： 输出电压Uo从0.1UDD上升到0.9UDD所需的时间(UDD为Uo的振幅)。 tf: 输出电压Uo从0.9UDD下降到0.1UDD所需的时间。 td: Uo从0上升到0.5UDD所需的时间。 暂令RL=0, 则CL充放电电路如图所示。 (a) CL充电电路； (b) CL放电电路 tr、 tf的计算 CL充电期Uo(t)表达式为 CL