1可编程器件原理.pptVIP

基于EDA技术计算机组成原理课程设计电子课件 降低原材料成本 本文反映结束！ 谢谢大家观看！ 同步糖化发酵工艺 ，能耗下降30% 8. 快速通道 提供LAB与IOE以及LAB之间的连接。 分成行通道和列通道两种，分布于LAB周围。 从连线资源可以看出，这种PLD的内部连接关系比较确定，脚到脚（Pin-to-Pin）的信号传输路径通常是： IOE→行（列）通道→局部连线→LAB（或EAB）→行（列）通道→IOE 所以属于连线确定型PLD。 从逻辑单元看,逻辑功能是以SRAM方式来实现的，与典型FPGA一样属于易失性可编程器件。 1.4 HDPLD编程技术 PLD有多种编程方法，最早的SPLD采用的是熔丝开关，后又采用了紫外线可擦除MOS工艺. 在HDPLD中主要有 采用E2CMOS工艺（包括E2PROM和Flash Memory）的在系统编程技术（In-System Programmability，简称ISP） 采用SRAM工艺的在电路配置技术（In-Circuit Reconfiguration，简称ICR） 反熔丝开关（Antifuse）三种编程方法。 一．在系统编程技术ISP 在系统可编程器件无需专用的编程器就可编程。因此可预先将器件安装在电路板上，预留编程口（插座），用微机通过编程电缆就可以在线对器件进行编程，使用非常方便。 ISP的技术特点 ISP技术针对CPLD, 采用的仍然是E2CMOS工艺，其编程数据存储在E2PROM中，通过电信号进行擦写。ISP技术采取了两项措施来实现在系统编程。 （1）在信号引脚上增加三态门, 编程时使各引脚对外呈高阻态，与外电路相隔离。 （2）增加编程接口与控制电路, 编程接口仅有4~5个信号( ispEN、MODE、SDI 、SDO 、SCK ) 。 (3) JTAG方式 ISP技术还可与边界扫描可测试技术合为一体。边界扫描技术是为解决复杂数字系统的可测试问题而提出的一种可测试设计方法，于1990年被IEEE列为标准1149.1—1990。因此，边界扫描又称为JTAG。JTAG含有TCK 、TMS、TDI、TDO、TRST(可选). 实际上ISP技术的提出本身就受到JTAG的启发，其编程接口与JTAG的测试口非常相似。 早期的ISP接口只能用于编程，并不提供测试功能，故与JTAG不兼容。以后逐步将ISP技术与JTAG技术融合在一起，出现了同一接口既能在系统编程又能进行测试的CPLD。 2. 多芯片的 ISP ( JTAG ) 编程 如果系统中有多片CPLD，可以采用菊花链的连接方式将它们的编程接口串起来，这样只需用一个接口与微机相连就可以对菊花链中的任一片或几片CPLD进行编程。菊花链的连接方式是:所有器件的TMS和TCK并接，而TDI与TDO则串接成一个串行数据链。 二．在电路配置技术ICR ICR技术针对FPGA, 采用的是SRAM工艺，就SRAM的写入而言，原本就是在线写入（无需专用的写入器）。 类别 配置方式 数据写入形式 被 动 串行（PS） 位串 外设同步（PPA） 字节 外设异步（PPS） 字节 主 动 串行（AS） 位串 并行向上（APU） 字节，地址递增 并行向下（APD） 字节，地址递减 FPGA有多种在电路配置方式，总的可分成两类：被动配置和主动配置。 被动方式 被动方式是指由FPGA片外的控制器控制配置过程。 控制器可以是微机，通过配置电缆与FPGA相连. 被动串行方式 数据以位串形式写入. (2) 被动外设同步方式和异步方式 若控制器是与FPGA处于同一电子系统中的单片机或CPU，FPGA可以作为它们的一个外设，以访问外设的方式将数据按字节写入，就是被动外设（同步或异步）配置方式。 I/O 口 2. 主动方式 主动方式指由FPGA自身控制配置过程。 配置数据预先保存在片外的非易失性存储器中，如PROM、EPROM或E2PROM。 (1)主动串行方式 (2) 主动并行向上和并行向下方式 并行向上与并行向下的区别仅在于，从PROM读取配置数据时，是从低地址往高地址读（向上），还是从高地址往低地址读（向下）。 3. JTAG方式 JTAG配置方式属于被动串行模式，将配置口与JTAG口合二为一，既可以进行配置又可以进行测试。当系统中有多片FPGA时，可以将它们连成菊花链，从而可以对菊花链中的任一片或几片FPGA进行配