第三章可编程逻辑器件.pptVIP

3.1 可编程逻辑器件概述 ●?问题的提出 A：要求设计一个逻辑方程： P=(A2 XNOR B2) XOR (A1 XNOR B1) XOR (A0 XNOR B0) B：要求设计二个10进制计数器，其中一个时钟为 1M，另一个时钟为100K。（要求用同步设计）所用器件均为GAL22V10，其包括10个I/O口、12个输入口、10个寄存器单元，最高频率为125M GAL22V10输出逻辑宏单元结构图 结果A：器件适配出错 无法实现设计 B：器件适配出错 无法实现设计 ●?无法实现的理由 A：该方程化简后有32个乘积项，需输出宏单元提供32个与门，但或门最多的管脚也只有16个与门 B：该可编程器件所有寄存器 的时钟脚都连到了一起，所 以只能有一个时钟输入信号 ●?解决方案 A：多级宏单元级连将P=(A2 XNOR B2) XOR (A1 XNOR B1) XOR (A0 XNOR B0) 改为：P1=(A2 XNOR B2) XOR (A1 XNOR B1)8个乘积项 P=P1 XOR (A0 XNOR B0)4个乘积项 B：选用其他器件 ●?结论我们有必要对可编程器件的硬件结构有一个较深入的了解 ●?可编程逻辑器件的分类 ●?可编程逻辑器件的基本结构 任何组合函数都可表示为与—或表达式 可一实现任意4变量的组合电路 ●?4输入与门的例子 PLD的逻辑符号表示方法 (1)输入缓冲器表示方法 (2)逻辑门的表示方法 3.2 简单可编程逻辑器件 可编程只读存储器PROM 特点：与阵列固定、或阵列可编程 ●?可编程逻辑器件PLD 例:用PROM实现以下逻辑函数: 2.可编程逻辑阵列PLA(Programmable Logic Array) 特点：与阵列、或阵列均可编程 例:用PLA实现逻辑函数 3.可编程阵列逻辑PAL（Programmable Array Logic） PAL的与阵列可编程，或阵列是固定的。 ●?4种常见的PLD输出电路结构 (1)专用输出基本门阵列结构 (2)带反馈的可编程I／O结构 输出端为一个可编程控制的三态缓冲器 当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用； 当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。 输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。 (3)带异或门的输入输出结构 (4)寄存器型输出结构 适合于实现计数器、移位寄存器等时序逻辑电路 ●?简单可编程逻辑器件存在的问题 阵列容量较小，不适合于实现规模较大的设计对象。 片内触发器资源不足。不能适用于规模较大的时序电路。 输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。 编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。 3.3 复杂可编程逻辑器件 ●?CPLD是由 GAL发展起来的 ,其主体结构仍是与或阵列 。自从 90年代初 Lattice公司高性能的具有在系统可编程 ISP(In System Programmable)功能的 CPLD以来 ,CPLD发展迅速。具有 ISP功能的 CPLD器件由于具有同 FPGA器件相似的集成度和易用性 ,在速度上还有一定的优势。 ●?FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。 ●?世界主要PLD厂商 九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX7000,FELX10K, APEX20K，ACEX1K。 普遍认为其开发工具—MaxplusII是较成功的PLD开发平台。新近推出的新一代完全集成设计环境Quartus提供了对APEX20K系列芯片的最好支持，弥补了MaxplusII某些功能的不足。 / Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具比ALTERA和XILINX略逊一筹。中小规模PLD比较有特色，而且参考书较多，不过其大规模PLD的竞争力还不够强(Lattice没有基于查找表技术的大规模FPGA)1999年推出可编程模拟器件。99年收购Vantis（原AMD子公司）,成为第三大可编程逻辑器件供应商。主要产品有ispLSI2000/5000/8000, MACH4/5 /