重采样移相技术在过程层IED中的应用.docVIP

重采样移相技术在过程层IED中的应用 闫志辉 胡彦民 周丽娟 马朝阳 （许继电气技术中心，河南 许昌 461000） 摘要：数据采集是过程层IED的一个主要功能，采用多路开关的采样电路会引起采样值相位偏移。文章介绍了使用插值算法的重采样移相技术，在不改变硬件的基础上，实现了对过程层IED采样值的相位补偿，并分析了插值算法对高次谐波的影响。经实验验证，该算法可以达到相位的补偿效果，补偿后的相位和幅值都能够满足电子式互感器标准的精度要求。实验证明该算法具有一定的工程实用性。 关键词：重采样 过程层IED 插值算法 The Application of Resample phase shifter?technique in process layer IED Yanzhihui Huyanmin Zhoulijuan Mazhaoyang （XJ Electric Technology Center，Xuchang 461000 China） Abstract：Data acquisition is a principal function of process layer IED, and the sample circuit with multi-way switch results in phase excursion of sample value. This paper introduces the resample phase shifter technique with interpolation algorithm and analyses the algorithm on the impact of high-order harmonic. Interpolation algorithm can compensate above phase excursion without changing the hardware.By experiment test, the interpolation algorithm can achieve the effect of phase compensation.Compensated phase and amplitude will be able to meet the standard of electronic transformer accuracy. The experiment shows that the algorithm has certain value in engineering application. Key words: resample technique; process layer IED; interpolation algorithm 概述 在数字化变电站中，数据采集单元和保护测控单元分别属于不同的层次，数据采集在过程层中实现，然后通过过程层网络送至间隔层，保护及测控单元从过程层网络取得采样值完成保护功能。这样就要求过程层的数据采集装置具有较高的幅值和相位精度，以满足间隔层不同装置的需要。 传统的采样电路采用如图1所示的结构，这种结构可以节省硬件开支，但会造成通道间采样时刻的差异，假定一个通道的采样时间为6μs左右，对于一个拥有11个通道的系统，那么最后一个通道与第一个通道之间的采样时刻差可达60μs左右，换算为相位偏差为1度左右，这样的偏差对于测量单元来说，是不能容忍的。为了消除这种偏差，通常有两种做法，一种是在硬件回路中使用同步采样的方法，在同一时刻进行采保，这种做法会增加硬件成本，且在成型的硬件产品上无法实现。另一种做法就是用软件对采样值进行重采样，实现相位的修正，这种方法不会增加硬件成本，易于实现[1]。 图1 传统采样电路结构示意图 Figure 1 Traditional sampling circuit diagram 通常，重采样方法一般采用插值算法，插值算法的算法简单，能够在很短的时间内完成，适合采样间隔比较短的情况[2][3]。插值算法是函数逼近的一种最简单的方法，利用插值算法可以通过函数在有限点处的取值状况估算出该函数在其它点处的值。 插值算法 设已知区间上的实值函数在n+1个相异点处的函数值，=0，1，，n，要求估算在中某点的值。插值法就是用一个便于计算的简单的函数去替代，使得[4]： =0，1，，n， 并以作为的近似值。 插值算法主要包括Lagrange插值，Newton插值等方法，这里使用的是Lagrange插值，其公式为： （2-1） 其中： 利用式2-1进行插值所引起的误差可用下式表示： （2-2） 其中： 在实际应用中，低次插值多项式是经常使用的。一次插值多项式即为线性插值多项式