数字电路基础_第2章_门电路.pptVIP

逻辑电平 高电平UH： 输入高电平UIH 输出高电平UOH 低电平UL： 输入低电平UIL 输出低电平UOL 逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。 一、二极管伏安特性 2.4 TTL门电路 ①当n个前级门输出均为高电平，即所有OC门同时截止时，为保证输出的高电平不低于规定的UOH，min值，上拉电阻不能过大，其最大值计算公式： 4.外接上拉电阻RU的计算方法 2.4 TTL门电路 ②当n个前级门中有一个输出为低电平，即所有OC门中只有一个导通时，全部负载电流都流入导通的那个 OC门，为确保流入导通OC门的电流不至于超过最大允许的IOL，max值，RU值不可太小，其最小值计算公式： 2.4 TTL门电路 5.OC门的应用 ①实现线与。 可以简化电路，节省器件。 ②实现电平转换。 如图所示，可使输出高电平变为10V。 ③用做驱动器。 如图是用来驱动发光二极管的电路。 2.4 TTL门电路 六、三态输出门电路（TS门） 1.三态门的电路结构和逻辑符号 功能表 EN=0 EN=1 Y高阻态 输出有三种状态： 高电平、低电平、高阻态。 控制端或使能端 2.4 TTL门电路 高电平有效 低电平有效 两种控制模式： 2.4 TTL门电路 2.三态门的应用 ①数据总线结构 只要控制各个门的EN端轮流为1，且任何时刻仅有一个为1，就可以实现各个门分时地向总线传输。 ②实现数据双向传输 EN=1，G1工作，G2高阻，A经G1反相送至总线； EN=0，G1高阻，G2工作，总线数据经G2反相从Y端送出。 2.4 TTL门电路 七、TTL门电路多余输入端的处理 1.与非门的处理 “1” 悬空 2.或非门、与或非门的处理 “0” （1）CMOS电路的工作速度比TTL电路的低。 （2）CMOS带负载的能力比TTL电路强。 （3）CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。 （4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。 （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。 2.5 CMOS门电路 CMOS电路的特点： 常用CMOS逻辑门器件系列：  ① 4000系列；  ② 74HC系列－－高速CMOS系列。  2.5 CMOS门电路 一、MOS管的开关特性 输入低电平，NMOS管截止； 输入高电平，NMOS管导通。 输入低电平，PMOS管导通； 输入高电平，PMOS管截止。 2.5 CMOS门电路 二、CMOS非门 2.5 CMOS门电路 CMOS非门电压传输特性 CMOS非门电流传输特性 CMOS反相器的传输特性接近理想开关特性， 因而其噪声容限大，抗干扰能力强。 2.5 CMOS门电路 三、CMOS与非门（P并N串） 2.5 CMOS门电路 四、CMOS或非门（P串N并） * * 2.1 概述 门电路是用以实现逻辑关系的电子电路。 门电路 分立元件门电路 集成门电路 双极型集成门（DTL、TTL） MOS集成门 NMOS PMOS CMOS 正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。 2.1 概述 一、正逻辑与负逻辑 VI控制开关S的断、通情况。 S断开，VO为高电平；S接通，VO为低电平。 2.1 概述 二、逻辑电平 1 0 5V 0V 0.8V 2V 高电平下限 低电平上限 实际开关为晶体二极管、三极管以及场效应管等电子器件 2.1 概述 2.2 半导体二极管和三极管的开关特性 门坎电压Uth 反向击穿电压 二极管的单向导电性： ①外加正向电压（Uth），二极管导通，导通压降约为0.7V； ②外加反向电压，二极管截止。 uD(V) iD(mA) 0.7V 2.2.1 半导体二极管的开关特性 利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。 当uI=UIL时，D导通，uO=0.7=UOL －－－ 开关闭合 二、二极管开关特性 2.2 半导体二极管和三极管的开关特性 假定：UIH=VCC ，UIL=0 当uI=UIH时，D截止，uo=